Двухтактный разветвляющий элемент
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 197292
Авторы: Александров, Андреещев
Текст
Соаз Соаатскик у РаспуулиуИ З О 5 3 Е т Е К И Я О 7292 уФь 10 Т) 1 Е2 и, 141 а), 36/18 Завцсц е от авт. свидетельстваа ЯВ,(ч )0,)у 1,1 с)66 ("е 10 Ц 073/2"присоединением заявкиПриоритетОпубликовано 31.Ъ.1967. БюллДата Опубликования описания МПК Су 061 Н 031 УД 1 у, 681.142.07(088,8Комитет па делам изобретений и открытий ари Совете Министров СССР. С. Александров и я=итс:1 ь Ш,ИЙ ЭЛЕМЕ УХТАКТИЫЙ РАЗВЕ Езцсто) не п отсвляощип Известны двухтактные разгетвляющие элементы, содержащие двухтактную ячейку памяти и буферную ячейку памяти.Предложенныи элемент содержит дополнительный транзистор, эмиттер которого подклео 1 ее 1 к эаиттер)у ДВухта(тцой ячейки памяти, а база через резистор соединена с коллектором и подключена ко входу буферной ячейки.Благодаря этому повышаются быстродействие и устойчивость работы при изменении питающих напряжении, а также появляется возможнос) ь твердосхемцого исполнения элемента,На чертеже приведена принципиальная схема разветвля)ощего элемента,Разветвление информации происходит следующим образом, ЕдыИчное значение двоичной информации представляется низковольтным состоянием туннельного диода 1, пулевое значение - высоковольтным состоянием. Пусть исходное состояние яу)сК)11 и П соответствует О. В этом случае эмиттер разветвляющего транзистора 2 находится под отрицательным потенциалом, задаваемым туннельным диодом 1. База разветвляющсго транзистора находится под потенциалом, задаваемым туннельным диодом 3 буферной ячейки П. Потенциалы эмиттера п оазы разветвляющсго транзистора близки по величине, ток через развет тра 1 р кает.Запись с 1 в ячейку памяти 1 происходитво время действия тактового напряжения Г,).Прц этом напряжение на туннельном диоде 1 сначала падаст, Поскольку туннельцый диод 3 буферной ячейки П подключен к общей шине, то в течение периода времени первого такта происходит подзапирание разветвля)о щего транзистора. Это значит, что входнойток Весь идет на запись (1 В яче)тке 1, В результате этого область устойчивой работы этой ячейки це сужается от подключения к ней буферной ячейки, Далее под действием входного сигнала и тактового напряжения происходит переключение ячейки 1 в единичное состояние, после чего напряжение на туннельном диоде этой ячейки, изменяясь по закону измене)ня тактового напряжения, уве лцчцвается до нуля, Одновременно происходит открыва)ие развствляющего транзистора 2, под дейстгием тока в коллекторной цепи этого транзисора происходит переклоченцс туннельного диода 3 ячейки П в единичное 2 состояие. Диод 3 псрсключается с задержкой после переключения туннельного диода 1 ячейки 1. Обе ячейки 1 и П будут сохранять сдш;цчцое состояние до момента действия та(тОВОГО напРЯкеццЯ Сте. Этим тактовым 30 напряжением, одновременно воздействующим197 оао Составитель Ю. М, Большовхред А. А. Камышиикова К кторы: Л, В. Наделвева и Н, И, Быстрова дактор Т. А. Рыбалов Заказ 218215 Тираж 535ЦНИИПИ Ксгиитета по делам изобретений и открытийМосква, Центр, пр. Серова,Поди пснои Совете Министров СССР ипография, пр. Сапунова,на ячейки, 1 считывается на последующие ячейки, а сами ячейки возвращаются в исходное нулевое состояние. Предмет изобретения Двухтактный разветвляющпй элемент, со. держащии двухтактную ячейку памяти н буферную ячейку памяти, отлича оцийся тем,что, с целью увеличения быстродействия, повышения устойчивости работы при изменении питающих напряжений и температуры, а также возможности твердосхемного исполне. ння, он содержит дополнительный транзистор, эмиттер которого подключен к эмиттсру двухтактной ячейки памяти, а база через резистор соединена с коллектором н подключе на ко входу буферной ячейки.
СмотретьЗаявка
1074073
Ю. С. Александров, М. А. Андреещев
МПК / Метки
МПК: H03K 19/08
Метки: двухтактный, разветвляющий, элемент
Опубликовано: 01.01.1967
Код ссылки
<a href="https://patents.su/2-197292-dvukhtaktnyjj-razvetvlyayushhijj-ehlement.html" target="_blank" rel="follow" title="База патентов СССР">Двухтактный разветвляющий элемент</a>
Ячейка памяти на транзисторах со структурой металл диэлектрик-полупроводник12
Номер патента: 330490
Опубликовано: 01.01.1972
Авторы: Еремин, Лементуев, Ордена, Попова, Прангишвили, Сонин, Талов, Телемеханики, Фетисова, Черенкова
МПК: H03K 3/3565
Метки: диэлектрик-полупроводник12, металл, памяти, структурой, транзисторах, ячейка
...элемент записи выполнен в виде логического элемента И, входы которого подсоединены к раздельным шинам разрешение записи и запись. На чертеже приведенасхема предлагаемого устройУстройство содержит триный на транзисторах 2 - 6си на транзисторах 6 - 9. Эния, опроса и ускоряющиетеже не показаны. Затворы транзисторов 0 в качестве ключей разре мации в триггер 1, а тра пользуются в качестве кл мации в этот триггер. П 6, 8 и 7, 9 образуют л 5 И для соответствующи Устройство работаетВ исходном положении триггеся в одном из устойчивых состояжение на затворах транзисторовмомент соответствует уровнюнуля.Информновременнотшину разрпись соотв ация записывается только при одподаче логической единицы на ешение записи и на шину заетствующего плеча...
Ячейка памяти на мдп-транзисторах
Номер патента: 533988
Опубликовано: 30.10.1976
Автор: Тенк
МПК: G11C 11/40
Метки: мдп-транзисторах, памяти, ячейка
...нуль), то тактовый импульс Ф, не проходит через запертый запоминающий транзистор 1. В итоге не происходит подзаряда конденсатора 2.Р е ж и м з а п и с и, Адресный импульс на шине 9 отпирает адресный транзистор 5 одновременно с поступлением тактового импульса Ф на шину б импульсного питания. Через открытые транзисторы 5 и 4 обкладка конденсатора 2, соединенная с затвором запоминающе. го транзистора, подключается к числовой шине 10. Если записывается логическая единица, то цепь заряда конденсатора 2 замыкается через открытый запоминающий транзистор 1. При записи нуля заряда конденсатора 2 не происходит либо он разряжается через транзисторы 5, 4 и 1, если ранее был заряжен.Режим считыв апня. Числовая шина 10 предварительно разряжается,...
Ячейка памяти
Номер патента: 1444888
Опубликовано: 15.12.1988
Авторы: Белоусов, Герасимов, Григорьев, Кармазинский
МПК: G11C 11/40
...упрощение и уменьшение потребляемой мощности ячейки памяти.На чертеже представлена ячейка па. - 10 мяти.Ячейка памяти содержит первый и второй нагрузочные элементы 1 и 2 на КМДП в транзистор р-типа, первый и второй переключающие элементы 3 и 4 15 на КМДП-транзисторах п-типа, управляющий элемент 5 на КМДП-транзисторе и- типа, первую и вторую разрядные шины 6 и 7, адресную шину 8, шину 9 питания ячейки памяти. 20Принцип действия ячейки заключается в следующем.В режиме хранения элемент 5 закрыт и на шинах 6 и 7 принудительно устанавливают нулевое напряжение.АВ режиме чтения элемент 5 открывается путем подачи напряжения на шину 8, благодаря чему обеспечивается протекание сквозного тока через элементы 4,5, (3,5,2) в емкость первой 30...
Динамическая ячейка памяти на мдп-транзисторах
Номер патента: 395900
Опубликовано: 01.01.1973
Автор: Карахан
МПК: G11C 11/40
Метки: динамическая, мдп-транзисторах, памяти, ячейка
...предназначенные для оперативных ЗУ.Однако в них происходит стирание информации при считывании,Для сохранения информации при считывании предлагаемая ячейка содержит буферный 1 Отранзистор, затвор и подложка которого подключены к запоминающему конденсатору,сток - к шине считывания кода, исток - кадресной шине считывания кода.На фиг. 1 приведена схема предлагаемой 15ячейки хранения; на фиг. 2 - схема, отражающая регенерацию кода в предлагаемой ячейке хранения. В течение деиствия на шине 20 первого тактового импульса заряжается конденсатор 13, так как сигнал считывания на входе 26 отсутствует инапряжение истока (относительно общей точки) равно напряжению питания схемы. Во времядействия на,шине 21 второго тактового импульса сигнал...
Ячейка памяти для буферного регистра
Номер патента: 905860
Опубликовано: 15.02.1982
Автор: Цирлин
МПК: G11C 19/00
Метки: буферного, памяти, регистра, ячейка
...и 3 подключены к шине 19, первый и второй входы элементов И-ИЛИ-НЕ 1 и 2 соответственно к шине 20, вторые входы элементов И-ИЛИ-НЕ 1 и 3 - к шине 21, третьи и четвертые входы элементов И-ИЛИ-НЕ 2 и 3 - к шине 22, пятые и шестые. входы элементов И-ИЛИНЕ 2 и 3 - к шине 23. Третий и четвертый входы элемента И-ИЛИ-НЕ 1 подключены к шине 24. Седьмые входы элементов И-ИЛИ-НЕ 2 и 3 и первый вход элемента И-ИЛИ-НЕ 13 соединены с шиной 25, восьмые входы элементов И-ИЛИ-НЕ 2 и 3 - с шинами 26 и 27, пятый вход элемента И-ИЛИ-НЕ 1 и второй вход элемента И-ИЛИ-НЕ 13 подключены к шине 28, третий и четвертый входы элемента И-ИЛИ-НЕ 13 соответственно к шинам 20 и 21. Вход элемента И-ИЛИ-НЕ 14 соединен о выходом элемента И-ИЛИ-НЕ 1, вы ходы элементов...
Предыдущий патент: Генератор импульсов
Следующий патент: Устройство буквенно-цифровой последовательнойпечати
Случайный патент: Устройство для установки стержней в литейную форму