Цифроаналоговая следящая система

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 51) 5 11 О 1 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ довтова,я к систеирования и ри проекти(57) Изобрете мам автоматич может быть ис е относи ского рег ользовано ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГННТ СССР(56) Авторское свидетельство ССЮ 82627", кл. С 05 В 15/02, 1981Авторское свидетельство СССРИф 1631517 кл, С 05 В 11/01,14,10,88.(54) ЦИФРОАНАЛОГОВАЯ СЛЕДЯЩАЯ СИСТ ровании цифроаналоговых следящих систем и приборов автоматики, Цель изобретения - повышение точности ра" боты при низкой частоте смены управляющей информации, Поставленная цель достигается тем, что введение блока 5 выработки приращения ступеньки за такт, диФФеренциального усилителя 6, сумматора 7, шести ключей 22, 23, 26- 29, двух запоминающих конденсаторов 24, 25, резистора Фильтра 19, зарядного резистора 21, блока 31 выделения первого тактового интервала и блока 32 определения знака зараваемой скорости позволяет повысить точность за счет компенсации ступенчатости характеристики управляющего сигнала на выходе преобразователя цифра-аналог точного отсчета. 5 ил.О,Ыекмар овщЗаказ 1167 Тираж ПодписноеВНИИПИ Госудврственного комитета по изобретениям и открытия113 Э 35, Москва, Ж, Раушская наб., д. 1/5 КНТ ССС Производственно-издательский комбинат "Патент", г.ужгород, ул,Гагарина, 1700536сумматор 7, блок 8 выделения ошибкиточного отсчета, блок 9 вьделенияошибки грубого отсчета, селектор 10ошибки, усилитель 11, двигатель 12,редуктор 13, нагрузку 14, потенциометр 15 грубого отсчета, первый потенциометр 16 точного отсчета, нулеВое положение которого совпадает снулевым положением потенциометра 15Грубого отсчета, второй потенциометр17 точного отсчета,. нулевое положение которого развернуто на 180 поотношению к нулевому положению первого потенциометрд 16 точного отсчета, коммутатор 18 потенциометров 40 45 точного отсчета, резистор 19 фильтра,повторитель 20, зарядный резистор 21,первый 22 и второй 23 переключатели,первый 24 и второй 25 запоминан 1 щиеконденсаторы, третий 26, четвертый 50 27, пятый 2 Р и шестой 29 переключатепи, анализатор 30 корд точного отсчеа, блок 3 1 выделения первого тактового интервала, блок 32 определениязнака задаваемой скорости, источникопорного напряжения с выводами Борминус Уоп /2 и плюс Воп /2, формиро 55 И зобретение относится к системам автоматического регулирования и может быть использовано при проектировании цифроаналоговых следящих систем и приборов автоматики,5Цель изобретения - повышение точности работы системы при низкой частоте смены управляющей информации.На фиг, 1 представлена блок-схема 10 цифроаналоговой следящей системы, на иг.2 и 3 - временные диаграммы сигалов, поясняющие работу устройства, а фиг, 4 и 5 - примеры практической еализации блока выработки приращения 15 тупеньки эа такт, блока выделения ер.вого тактового интервала, блока определения знака задаваемой скорости.Предлагаемая цифроаналоговая следящая система содержит входной ре Гистр 1 кода заданного углового полофения, имеющий выход тактовой чдстогы и выходы разрезов параллельного 1 ода, преобразователи цифра-аналог грубого 2 и точного 3 отсчетов, кор ектор 4 кора точного отсчета блоквыработки приращения ступеньки за акт,дифференциальный усилитель б с коэффициентом усиления К = Т 30(1-е ватель 33 гладкого аналогового управляющего сигнала точного отсчета,Блок 5 выработки приращения ступеньки эа такт (фиг,4) состоит из 0-триггера 34,работающего в режиме одноразрядного счетчика, инвертора 35, двух зарядных резисторов 36 и 37, двух элементов памяти на емкостях )8 и 39, двух переключателей 40 и 41, двух входных резисторов 42 и 43, пов торителя 44 и суммирующего усилителя 45.На фиг. 5 приведен пример практической реализации блока 3 1 выделения первого тактового интервала после переключения потенциометров 16 и 17 обратной связи точного отсчета, В его состав входят первый В-триггер 46, логическая схема ИСКЛЮЧИЮЩЕЕ ИЛИ 47, инвертора 48 и 49 и второйи-триггер 50.Выходной параллельный код входного регистра 1 разбит на две группы кодов. Группа старших разрядов кода образует код грубого отсчета, группа младших разрядов - код точного отсчета, Разбивка осуществлена таким образом, что отношение цены в угловой мере старшего разряда кода грубого отсчета к цене в угловой мере старшего разряда кода точного отсчета численно равно передаточному отношению редуктора 13 между его валом грубого отсчета и валом точного отсчета.Система работает следующим образом.Кода заданного углового положе" ния с выхода регистра 1, разбитый на группы кода грубого и точного отсчетов, поступает на соответствующие разрядные входы преобразователей цифра-аналог грубого 2 и точного 3 отсчетов, Запись информации осуществляется импульсами тактовой частоты. Аналоговый ступенчатый сигнал с выхода преобразователя 2 поступает на вход блока 9, на второй вход которого поступает сигнал с движка потенциометра 15. Сигнал ошибки грубого отсчета с выхода блока 9 поступает на вход селектора 10, где анализируется его абсолютная величина. При больших углах начального рассогласования эта величина превышает заранее заданную пороговую величину и по результату их сравнения к входу усилителя 11 подключается выход блока 9, т.е. ндвход усилителя поступает ошибка грубого отсчета. Следящая система рабо"тает в режиме слежения по грубоиуканалу. Сигнал ошибки, усиленныйусилителем 11, поступает на двигатель 12, который, отрабатывая ошибку рассогласования, разворачиваетчерез редуктор 13 нагрузку 14 и потенциометры обратной связи грубого15 и точного 16 и 17 отсчетов всторону уменьшения ошибки грубого отсчета. При уменьшении ее до порого-.вой величины, установленной в селекторе 10, селектор отключает от входаусилителя 11 выход блока 9 и подключает к его входу выход блока 8, Следящая система переходит в режим слежения по точному каналу. В этом режиме управляющий двоичный код точного отсчета с выхода регистра 1(сигналы а,б,в,г, Фиг,2). поступаетна соответствующие разрядные входы преобразователя 3, причем старший разряд кода точного отсчета 25(сигнал г, фиг.2) поступает черезкорректор 4,представляющий собой управляемый инвертор, Сигнал управления корректором кода точного отсчета 4 вырабатывается анализатором 30, 30представляющим собой логическую схему ИСКЛЮЧАЮЩЕЕ ИЛИ, на входы которой подаются сигналы двух старшихразрядов кода точного отсчета (сигналы в,г, Фиг.2), На выходе анализатора 30 образуется сигнал (сигнал д,Фиг.2), который управляет одновременно работой корректора 4, работой коммутатора 18 и переключателей 22, 23,26 и 27. Сигналы старшего разряда 40кода точного отсчета (сигнал г,фиг.2) преобразуются корректором 4в сигнале, поступающий на вход старшего разряда преобразователя 3, таким образом, что при высоком уровне I 45сигналасигнал г проходит через корректор 4 без изменения,а при низкомуровне сигнала ф происходит инверсия сигнала Г,м50График ц (тонкая линия) соответствует зависимости выходного сигнала преобразователя 3 при отсутствиикорректора 4 и управляющем воздействии на выходе регистра 1, меняющемся с постоянной скоростью. Режим слеже" ния с постоянной скоростью позволяет наиболее наглядно пояснить работу следящей системы. При наличии корректора 4 в цепистаршего разряда кода точного отсчетасигнал на выходе преобразователя 3имеет вид, изображенный на графикежирной линией,Сигнал на выходе коммутатора 18,управляемого сигналом , выхода анализатора кода точного отсчета прислежении с постоянной скоростью вращения нагрузки имеет вид, изображенный на фиг.2, Ьз - жирная линия. ГраФики ц, и ц 7 на фиг.2, изображенные тонкой линией, показываютзависимости выходных сигналов потенциометров 16 и 17 от угла поворота с учетом разворота их нулевыхположений относительно друг другана угол 180, Взаимное расположениеграфика П сигнала на выходе коммутатора 18, и графика 11 , сигналана выходе преобразователя 3, изображено для случая рассогласования,равного нулю,Ступенчатый управляющий сигналточного отсчета ц с выхода преобразователя 3 одновременно поступаетна вход блока 5, на управляющий входкоторого с выхода тактовой частотырегистра 1 поступают импульсы тактовой частоты, а на вход интегрирующего звена, образуемого резисторои 19и конденсатором 24, верхняя обкладкакоторой через нормально замкнутыйконтакт ключа 22 соединена с резистОром 19, а нижняя обкладка конденсатора 24 через размыкающие контакты пе"реключателей 27 и 29 подключена к вы"воду источника опорного напряжения спотенциалом минус цр /2. Блок 5 вы"работки приращения ступеньки за тактусилитель 6, сумматор 7 резистор 19,повторитель 20, резистор 21, переключатели 22 и 23, первый 24 и второй2 С.запоминающие конденсаторы, третий 26, четвертый 27, пятый 28 и ше-стой 29 переключатели образуютформирователь 33 гладкого аналогового управляющего сигнала точногоотсчета.1На выходе Формирователя 33 (выход сумматора 7) Формируется гладкий сигнал таким образом, что. величина его в дискретные моменты времени, соответствующие моменту смены информации, совпадает с величиной ступенчатого сигнала в этот момент вре" мени на выходе преобразователя 3.Формироватегь 33 представляет собой управляемый сглаживающий Фильтр с компенсацией запаздывания, вносимого интегрирующим звеном, образуемым резистором 19 и поочередно подключа 5 емыми переключателями 22, 23, 26 и 27 и конденсаторами 24 и 25.Управление работой Формирователя 33 осуществляется сигналами анализатора 30, который вырабатывает сигнал ,управления коммутатором 18, переключающим потенциометры 16 и 1, сигна,лами блока 3 1 после переключения потенциометров 16 и 17 и сигналами блока 32.Блок 31, вырабатывает сигнал в виде импульса, существующего только в течение первого тактового интервала после переключения потенциометров 16 и 17.Блок 32 вырабатывает сигнал, имеющий два низкий или высокий уровня в зависимости от направления вращения, задаваемого цифровым управляющим воз действием на выходе регистра 1.Рассмотрим процесс Формирования гладкого аналогового управляющего воздействия точного отсчета формирователем 33. ЗОТак как точное значение управляюЩего воздействия в ступенчатом сигнале на выходе преобразователя 3 существует только в момент смены Информации, то ступенчатый сигнал может быть представлен алгебраической суммой ( разностью) двух сигналов: полезного непрерывного сигнала, значение которое в моменты смень информации совпадают с значением ступеньки в данный момент и помехи, изменяющейся по треугольному периодическому закону с тактовой частотой и амплитудой, равной приращению ступенчатого сигнала за такт. Следовательно, функция Формироватегя 33 заключается в Фильтрации составляющей помехи ступенчатого сигнала и передачи на его выход полезного непрерывного,сигнала.5 ОЭта задача выполняется следующимобразом,При коммутации датчиков 16 и 17 иуправляемых переключателей 22, 23,26, 27, 28 и 29 изображенный нафиг.1 ступенчатый сигнал с выходапреобразователя 3 сглаживается инегрирующим звеном, образуемым резистором 19 и первым запоминающим конденсатором 24; коэффициент подавления помехи в ступенчатом сигнале определяется постоянной времени фильтра Р = Р С. Сглаженный сигнал на выходе интегрирующего фильтра будет иметь запаздывание по отношению к полезной непрерывной составляющей ступенчатого входного сигнала, в результате чего амплитуда сглаженного сигнала в каждый момент времени будет меньше по сравнению с амплитудой полезной составляющей ступенчатого сигнала на величину Л 1.ВеличинаЦ пропорциональна величине приращения ступенчатого сигнала за такт обмена информации Й 11 т, зависит от постоянной времени фильтра ь и периода тактовойлчастоты смены информации Т и определяется в установившемся режиме соотношениемстЬЦ= 1"т- егде Ь 11 - величина, на которуюуменьшена амплитуда сглаженного сигнала по сравнению с полезной непрерывной составляющей ступенчатого сигнала;Мст приращение ступеньки эатакт;л- пОстоянная времени интегрирующего звена, образуемого резистором 19 и кон. денсаторами 24 и 25,Т - период актовой частотырегистра 1,Сглаженный сигнал с выхода интегрирующего звена через повторитель 20поступает одновременно на один извходов сумматора 7 и через резистор21 и размыкающий контакт переключателя 23 на запоминающий конденсатор25, вторая обкладка которого черезразмыкающий контакт переключателем26 подключена к нулевой шине источника питания. Запоминающий конденсатор 25 при данной коммутации выполняет функцию элемента памяти, Он запоминает и отслеживает величину сглаженного сигнала на выходе интегрирующего звена (Р Сгд).Сигнал приращения ступенчатогосигнала за такт ЬИ, равный разности текущего и предыдущего значений ступенчатого сигнала, с выхода блока 5 поступает на первый вход усилителя 6, В усилителе 6 из него вычитается сигнал, поступивший на его второй вход с выхода переключателя 29 (только в течение первого тактового интервала после переключения потенциометров 16 и 17 и скачке напряжения Б) и усиливается по1напряжению в К = раз, На- т1-евыходе усилителя 6 образуется сиг 1 ч нал Б = М т, равныи,т 1-е как раз той величине, на которую уменьшена амплитуда сглаженного сигнала на выходе интегрирующего звена по сравнению с амплитудой полезной непрерывной составляющей ступенчатого сигнала. Другими словами на выходе усилителя 6 формируется сигнал компенсации запаздывания, вносимого интегрирующим звеном в полезную составляющую сигнала Бз, Этот сигнал поступает на второй вход сумматора 7. Управляющий .сигнал точного отсчета образуется на выходе сумматора 7 как сумма сглаженного интегрирующим звеном ступенчатого сигнала и сигнала компенсации запаздывания, вносимого этим фильтром. Этот сигнал с высокой ступенью точности будет совпадать с полезной непрерывной составляющей ступенчатого сигнала,на выходе преобразователя 3,Управляющий сигнал точного отсчета с выхода сумматора 7 поступает на первый вход блока 8, на второй вход которого через размыкающий контакт коммутатора 18 поступает сигнал обратной связи с потенциометра 16. Сигнал ошибки точного отсчета с выхода блока 8 через селектор 10 и усилитель 11 поступает на вход двигателя 12, Двигатель через редуктор 13 поворачивает нагрузку 14 и потенциометры 16 и 17 в сторону уменьшения рассогласования и отрабатывает его с заданной точностью.При смене выходного сигнала анализатора 30 и корректировке с помощью корректора 4 входного кода преобразователя 3, одновременно происходит скачкообразное уменьшение напряжения Б на выходе преобразователя 3 на величину, равнуюполовине опорного напряжения, переключение потенциометров 16, и 17 ипереход переключателей 22, 23, 2627 в состояние, противоположноеизображенному на фиг.1. В этом случае ступенчатый сигнал точного отсчета Б сглаживается интегрирующим звеном, образуемым последовательной цепью из резистора 19,замкнувшегося замыкающего контакта переключателя 22 и запоминаюФщего конденсатора 25,. вторая обкладка юторого через замкнувшийся замыкающий контакт переключателя 27 и размыкающий контакт переключателя 29 подключается к выводу источника опорного напряжения с напряжением, равным половине опорного напряжения отрицательной полярности, Подключение второй обкладки запоминающего конденсатора 25 к потенциалу, равномуполовине опорного отри цатеп ьной поляр"25 ности, обеспечивает одновременноес ц скачкообразное уменьшение сигнала на выходе интегрирующего звена(на запоминающем конденсаторе 25,который до момента переключенияпомнил значение сглаженного сигнала на выходе интегрирующего звенаР 19, С 24). Резистор 21, подключившийся через замкнувшийся замыкающий контакт переключателя 23 кзапоминающему конденсатору 24, вто-.рая обкладка которого через замкнув 35шийся замыкающий контакт переключа"теля 26 подключилась к нулевой шине, в этом случае играют роль эле 40 мента памяти. Конденсатор 24 запоминает и отслеживает величину сглаженного сигнала на выходе интегрирующего звена Р 19, С 25,. При изменении знака задаваемойскорости блок 32 меняет уровень сигнала на своем выходе на противопо"ложный Этот сигнал переводит пере"ключатель 29 в состояние, противо 50положное изображенному на фиг.1,в результате чего вторая, обкладкаконденсатора интегрирующего фильтраподключается к выводу источникаопорного напряжения с потенциалом,равным половине опорного напряжения55положительной полярности, так какскачки напряжения Б, И 6 и Бтв этом случае будут происходит всторону увеличения сигнала.50 Особенность работы Формирователя33 в ус гройстве состоит в том, чтопри смене выходного сигнала анализатора 30 (при переключении потенциометра 16, 17 и корректировке вхора кода преобразователя 3) образуется дополнительный скачок выходногонапряжения преобразователя 3, направленный против текущих скачков сту 10пенчатого сигнала, определяемых зна ком зада нной с корости, и ра вный повеличине половине опорного напряже, ния, запитывающего потенциометры16 и 17 и преобразователь 3. Этот15скачок выходного напряжения преоб разователя 3. должен быть переданна вход блока 8 через Формирователь33 без изменения, так как на второй, коммутатора 18 поступает точно та кой же скачок напряжения при коммутации выходных сигналов потенцио, метров 16 и 17, и только в этом случае не будет нарушений непрерывности в выдаче выходного сигналарассогласования с выхода блока 8,Для формирования указанного скачка выходного сигнала формирователя33 к входам его переключателя 29, подведены половинные значения опорнного напряжения разных полярностеи,то или иное из которых в зависимо сти от направления скачка, определя емого знаком зацанной скорости,подключается через переключатель 27 к вторым35обкладкам конденсаторов 2 ч и 25,Как отмечалось выше, Ьлок 5 вырабатывает сигнал ЬИпутем вычитания из текущего значения ступеньки,существующего в момент прихода импульсатактовой частоты значения ступеньки,существовавшего в предыдущий такт, Припостоянной скорости изменения цифровогоуправляющего воздействия на выходерегистра 1 и постоянной тактовойчастоте величина приращения ступеньки за такт будет постоянной, а знакприращения будет определяться знаком заданной скорости. При скачкевыходного напряжения Б преобразователя 3 в выходном сигнале блока5 образуетСя также дополнительныйскачок напряжения, имеющий знакпротивоположный знаку приращенияступеньки за такт Ь Ит, и рав 55ный по величине половине опорногонапряжения. Этот скачок напряжения будет существовать в выходном сигнале 5 устройства в течение только первого такта сразу после скачка выходного напряжения 11 преобразователя 3. Поскольку при постоянной скорости изменения управляющего воздействия на выходе регистра 1 и постоянной тактовой частоте приращение ступеньки за такт величина постоянная, указанный скачок не должен проходить на выход Формирователя 33 (на выход сумматора 7). Компенсация скачка в сигнале при-. ращения ступеньки за такт осуществляется с помощью переключателя 28, на управляющий вход которого с выхода блока 31 поступает сигнал в виде импульса, существующего только в течение первого тактового интервала после смены информации на выходе анализатора 30 (после переключения потенциометров 16 и 17), Переключатель 28 замыкается и подает на второй вход усилителя 6 сигнал с переключателем 29, равный по вели" чине половине опорного напряжения, такого знака, чтобы был скомпенсирован скачок напряжения в выходном сигнале блока 5;На фиг. 3 представлены граФики сигналов на выходах блоков 3 5, 6, 7, 19 и 28, поясняющие работу Формирователя 33 при постоянной скорости изменения управляющего циф- рового воздействия на выходе регистра 1, На фиг,3 а изображены сигна) на выходе преоЬразователя 3 и сигнал на выходе интегрирующего звенаформирователя 33. На Фиг.3 Б изображен сигнал на выходе. блока 5. На фиг.3 В показан сигнал на выходе переключателя 28, Нэ Фиг.32 изображен сигнал компенсации запаздывания, вносимого интегрирующим Фильтром, формируемый на выходе усилителя 6, На фиг,3изображен гладкий аналоговый управляющий сигнал точного отсчета, формируемый на выходе Формирователя 33 (сумматора 7), поступающий на первый вход блока 8,.Блок 5 выработки ступеньки за такт работает следующим образом.Управляющий С-вход 0-триггера соединен с выходом тактовой частоты регистра 1, выход триггера соединен с управляющими входами переключателей 10 и 1 1 и переключает их состояние на противоположное, Текущий ступенчатый сигнал с выходапреобразователя 3 поступает одновременно на вход инвертора 35 и один из,входов усилителя 45, Инвертированный сигнал с выхода инвертора 35 через резистор 37 заряжает емкость 39, которая запоминает теку- . щее инвертированное значение ступеньки. В этот же момент сигнал ступеньки, существовавший в предыдущий тактовый интервал и запомненный емкостью 38, через резистор 42 и повторитель 44 поступает на второй вход усилителя 45. На выходе усилителя 45 образуется разность зна чений ступеньки в текущий и предыдущий тактовые интервалы, т.е. вырабатывается сигнал приращения ступеньки за такт.В следующий такт обмена емкость 38 будет запоминать инвертированное текущее значение ступеньки, заряжаясь через резистор 36, а емкость 39 через резистор 43 и повторитевь 44 будет выдавать предыдущее значе ние ступеньки на вход усилителя 45, на второй вход которого поступит новое текущее значение ступеньки. Сигнал с выхода усилителя 45 является выходным сигналом блока 5, 30Блок 31 выделения первого такто" вого интервала работает следующим образом. На выход Р-триггера 46 посту. пает сигнал с выхода анализатора 30 кода точного отсчета (кривая 1), на С-вход сигналы тактовой частоты с выхода тактовой частоты входного ре" гистра 1 (кривая 2). На выходе триггера 46 (кривая 3) устанавливается уровень сигнала кривой 1 по положи тельному фронту сигнала, на его С-входе, в результате чего на выходе логической схемы ИСКЛЮЧАЮЩЕЕ ИЛИ 47 устанавливается сигнал - кривая 4, Его инверсия (кривая 5) с выхода инвертора 48 поступает на приоритетный иверсный Я-вход П-триггера 50 и устанавливает его выход в положение логической единицы - высокий уровень - до момента прихода положительного фронта от следующего инвертированного импульса тактовой частоты (кривая 6) с выхода инвертора 49, который при наличии на 0-входе (кривая 4) низкого уровня обнуляет этот триггер. В резуль тате на его выходе (кривая 7) образуется сигнал длительностью в один тактовый интервал., передний фронт которого совпадает с каждым Фронтом сигнала с выхода анализатора 30 переключающего потенциометры 16 и 17, Этот сигнал является выходным сигналом блока 31 и он управляет работой переключателя 28,В качестве блока 32 может быть ,использован В-триггер, на Э-вход которого подается выход разряда регистра 1 с ценой, равной половине цены старшего разряда кора точного отсчета, график изменения которого показан кривой Э на фиг.2,Нв С-вход этого триггера подается сигнал с выхода блока 31 (кривая 7 на Фиг.5). Из графиков Бз (рис,2), кривыхи Ь (Фиг,2), следует, что при изменении задающего кода - угла на выходе регистра 1 в сторону увеличения (положительный знак задаваемой скорости) первый тактовый интервал непосредственно после скачка графика У, связанного с переключением обратной связи с потенциометра 16 на потенциометр 17 (графикили, наоборот, совпадает со значением логической единицы на выходе граФика р (Фиг,2). При изменении знака задаваемой скорости на противоположный (движение по графику Ь к началу координат) первый тактовый интервал после вышеуказанных скачков совпадает с нулевым логическим значением сигнала на графикеФиг.2. Отсюда следует, что для определения знака задаваемой скорости достаточ" но по установлению значения поданного разряда на вход П-триггера (кри" вая 2) подать положительный Фронт сигнала блока 31 (кривая 7, Фиг.5). В этом случае полярность выходного сигнала П-триггера будет свидель-, ствовать о знаке задаваемой скорости.Формула изобретенияЦифроаналоговая следящая система,. содержащая блок выделения ошибки грубого отсчета, блок выделения ошибки точного отсчета, входной регистр кода заданного углового положения, корректор кода точного отсчета, анализатор кода точного отсчета, преобразователь цифра-аналог грубого отсчета, разрядные входы которого соединены с выходами группы старших раз 1700536рядов кода входного регистра, образующих код грубого отсчета, преобра. зователь цифра-аналог точного отсце-та, старший разряд которого через корректор кода точного отсчета, а остальные непосредственно соединены с выходами группы младших разрядов входного регистра, образующих код ,тоцного отсцета, выход тактовой частоты входного регистра соединен с входами разрешения записи преобразователей цифра-аналог грубого и точ,ного отсчетов, выходы двух старших ,разрядов кода точного осчета входно,го регистра соединень 1 с входами ана.пизатора кода тоцного отсцета, выход ,которого соединен с управляющим входом корректора кода точного отсцета, селектор ошибки, первый вход которого соединен с выходом блокавыделения ошибки грубого отсчета, ,второй вход соединен с выходом блока , выделения ошибки точного отсчета,. , усилитель и двигатель, вход которо го через усилитель соединен с выходом селектора ошибки, редуктор, нагрузку, потенциометр грубого отсчета первый и второй потенциометры тоцного отсчета, соединенные механически с измери- З 0 тельным валом тоцного отсцета редуктора, входной вал которого соединен с валом двигателя, выходной вал редуктора соединен с нагрузкой, а измерительный вал грубого отсцета редуктора - с потенциометром грубого отсчета, выход которого подклюцен к первому входу блока выделения ошиб-; ки грубого отсчета, второй вход ко- торого соединен с выходом преобразователя циФра-аналог грубого отсцета, коммутатор потенциометров точного отсчета, размыкающий контакт которого соединен с выходом первогопотенциометра точного отсцета, замыкающий контакт коммутатора потенциометров тоцного отсчета соединенс выходом .второго потенциометра тоцного отсчета, управляющий вход коммутатора подключен к выходу анализатора кода точного отсчета, а выходсоединен с первым входом блока выделения ошибки тоцного отсчета, приэтом входы питания преобразователей цифра-аналог грубого и точно 0 отсцетов, входы питания потенциометров грубого и тоцного отсцетов подключены к источнику опорного напряжения,о т л и ч а ю щ а я с я тем, что,с целью повышения точности работысистемы при низкой частоте смены управ.ляющей информации, в нее введеныблок выработки приращения ступенькиза такт, дифференциальный усилитель скоэффициентом усиления К =Ф1-е сумматор, шесть переключателей, резистор фильтра, зарядный резистор, едва запоминающих конденсатора, блок выделения первого тактового интервала, блок определения знака задаваемой скорости, повторитель, вход которого соединен с подвижным контактом первого переключателя и, церез резистор фильтра - с выходом преобразователя циФра-аналог точного отсцета, первый вход. сумматора через дифференциальный усилитель соединен с выходом блока выработки приращения ступеньки за такт первый управляющий вход которого соединен с выходом тактовой частоты входного регистра кода заданного углового положения, второй управляющий вход блока выработки приращения ступеньки за такт соединен с выходом преобразователя цифра-аналог тоцного отсцета, выход повторителя соединен с вторым входом сумматора, выход ко" торого соединен с вторым входом блока выделения ошибки точного отсцета, выход повторителя подключен церез зарядный резистор к подвижному контакту второго переклюцателя, замыкающий контакт которого подключен к размыкающему контакту первого переключателя и одной из обкладок первого запоминающего конденсатора размыкающий контакт второго переключателя подключен к замыкающему контакту первого переключателя и к одной из обкладок второго запоминающего конденсатора, другая обкладка первого запоминающего конденсатора соединена с замыкающим контактом третьего переклюцателя и размыкающим контактомчетвертого переклюцателя, другая обкладка второго запоминающего конденсатора соединена с замыкающим контактом четвертого переключателя и с размыкающим контактом третьего переключателя, подвижный контакт которого соединен с общей шиной питания, управляющие входы первого, второго, третьего и четвертого переключателейподключены к выходу анализатора кораточного отсчета, подвижный контактпятого переключателя связан с подвижными контактами четвертого и шестого переключателей, замыкающий контакт пятого переключателя связан свторым входом дифференциального усилителя, замыкающий контакт шестогопереключателя соединен с отрицательным выводом источника опорного напряжения, с напряжением, равным половине опорного, замыкающий контактшестого переключателя соединен с положительным выводом источника опорного напряжения, с напряжением, равным половине опорного, управляющийвход шестого переключателя соединенс выходом блока определения знака задаваемой скорости, первый входкоторого подключен к выхору разряда кода точного отсчета входногорегистра, имеющего цену, равную половине цены старшего разряда кодаточного отсчета входного регистра,второй вход блока определения знака задаваемой скорости .подключенк выходу блока выделения первоготактового интервала и управляющемувходу пятого переключателя, выходтактовой частоты входного регистрасоединен с первым входом блока выделения первого тактового интервала, второй вход которого связан свыходом анализатора кода точногоотсчета.1