Многоканальное устройство для сбора информации

(51) 5 ПИСАН РЕТЕНИЯ ЛЬСТВ ельство СССР 15/06, 1983СТРОЙСТВО ДЛЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР 6 ТОРСКОМУ СВИ(54) МНОГОКАНАЛЬНОЕ УСБОРА ИНФОРМАЦИИ(57) Изобретение относится к автоматике, телемеханике и вычислительной технике и может быть использовано в системах передачи и приемаинформации. Цель изобретения - повышение достоверности принимаемой информации. Устройство содержит генера тор 1 импульсов, счетчик 2, мультиплексор 3, первый 4 и второй 14 блоки памяти, первый 5 и второй 15 формирователи адреса, первый 6 и второй16 блоки сравнения приоритетов,элементы И 7,8,12,13,19,20, первый 9и второй 21 блоки управления передачей, первый 10 и второй 11 блоки обработки информации, первый 17 и второй 18 параллельные интерфейсы, Устройство позволяет обнаружить "срабатывание" любого канала, аппроксимировать это "срабатывание", т,е.очистить от "дребезга", точно привязать ко времени, когда это "срабатывание" произошло, и формировать выходную информацию о каждом "срабатывании" в любом канале. 8 ил 1 таблараБа.лю аыаяа гор чкгпчрса онсРормацои 8 алаке имгйиЖ Составитель В.СтруковЛаэоренко Техред М.Дидык ректор М.Максимишин дакто 4 дписно и ГКНТ СССР Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина,Заказ 3455 Тир ВНИИПИ Государственного комите113035, Москва о изобретениям35, Раущская на открытия д. 4/5Изобретение относится к автоматике, телемеханике и вычислйтельнойтехнике и может найти применение вмногоканальных системах передачи иприема информации.Цель изобретения - повышение достоверности принимаемой информации.На фиг.1 представлена функциональная схема устройства; на фиг.2 - функ циональная схема первого блока памяти; на фиг.3 " функциональная схемапервого формирователя адреса; нафиг.4 " схема первого и второго бло"ков обработки информации; на фиг.5 - 15функциональная схема второго формирователя адреса; на фиг. 6 - функциональная схема второго блока управления передачей; на фиг.7 - структурная схема информации в первом блоке 20памяти; на фиг. 8 " то же, во второмблоке памяти,Устройство содержит генератор 1импульсов, счетчик 2, мультиплексор3, первый блок 4 памяти, первый формирователь 5 адреса, первый блок 6сравнения приоритетов, первый 7 ивторой 8 элементы И, первый блок 9управления передачей, первый 10 ивторой 11 блоки обработки инЬормации, 30третий 12 и четвертый 13 элементы И,второй блок 14 памяти, второй формирователь 15 адреса, второй блок 16сравнения приоритетов, первый 17 ивторой 18 параллельньи интерЬейсыпятый 19 и шестой О элементы И,второй блок 21 управления передачей.Кроме того, на Ьиг.1 обозначенымагистрали данных МЭ для микроЭВМ,адреса МА и управления МУ. 40Блок памяти (фиг.2) содержит элементы 22- 226 памяти по числу кристаллов, которые можно выполнить намикросхемах серии 132 РУЗ .Формирователь адреса (фиг,3) содержит дешифратор 23, выполненныйна микросхеме серии 533 ИД 7, мультиплексор 24 микросхему серии 533 КП 11,элементы ИЛИ 25 1 - 25 . Каждый блокобработки информации, выполненныйна микроЭВМ (фиг.4), содержит микропроцессор 26 типа 1810 ВМ 86, регистрадреса 27 - микросхема 533 ТМ 9, ОЗУ 28сегмента стека - микросхема 541,РУ 2ПЗУ 29 сегмента прерывания, ПЗУ 30сегмента кода, ПЗУ 31 начального запуска. Все ПЗУ выполнены на микросхеме 556 РТ 7. Второй формирователь адре"са (фиг.5) содержит шинные Ьормирователи 32 - 35 на микросхемах .589 АП 26.Блок выдачи информации (фиг,6)содержит элемент И 36, буЬерный регистр 37, блок управления БУ 38,выполненный по схеме распределителяимпульсов на микросхеме 533 ИР 16,сдвиговый регистр 39.Для обеспечения работоспособностиустройства входящие в его состав остальные блоки могут быть выполненыкак параллельно программируемые ин"терфейсы типа 58 ОВВ 55, первый блок9 управления передачей - 589 АП 26,мультиплексор 3 - 533 КП 11,Устройство работает следующим образом.Перед началом работы устройствапоступает сигнал "Сброс", которыйприводит в исходное состояние блоки10 и 11 и устанавливает в нуль счетчик 2.Затем счетчиком 2 пересчитываютсяимпульсы с генератора 1 для оцифровки времени и управления мультиплексором 3. Мультиплексор 2 опрашиваетвходные каналы и инФормация с входаустройства последовательно записывается в первый блок 4 памяти в соответствии с адресом, формируемым младшимиразрядами С 1п счетчика 2, Завремя первого измерения, определяемого одним циклом опроса всех каналов,информация с них записывается в первые разряды с 1-й по 2-ю ячейки блока 4 памяти, как показано на Ьиг.7(второй цикл опроса) информации,поступающая по всем каналам, записывается во вторые разряды этих же ячеек (фиг.7, А - .А ") и т.д.В результате шестнадцать измерений (по числу разрядов ОЗУ блока 4памяти) записываются в первые 2Пячеек блока 4 памяти. Следовательно,при чтении блоком 10 (микроЭВМ) первой ячейки блока 4 памяти в регистробщего назначения (РОН) записываются16 измерений первого канала. Затемначинается запись информации во вторую группу ячеек 2" + 1 .2 х 2 ,койторые содержат измерения с 17 по32 каждого из каналов фиг.7 (А тегиАд ь Азг Азу.) фБлок О (микроЭВМ) по обращениик внешнему устройству, дешиЬрируемому иа элементе И 8, считывает содержимое (адрес и время) счетчика 2через блок 9, т.е. адрес записи информации в блок 4 памяти. Так как блок 4 памяти представляет сегмент данных 08 для блока 10 (микроЭВМ), то адрес чтения формируется в регистре 81. Блок 10 (микроЭВМ) рассчитывает разность адресов записи и чте.ния и, если эта разность больше величины группы, т.е. между адресом считывания и адресом записи располагается целая группа каналов, то блок 10 переходит на алгоритм обработки информации каналов этой группы.Для устранения конфликтных ситуаций, возникающих при одновременном обращении к блоку 4 памяти на запись (от генератора 1) и чтение (от блока 10), включен блок 6 сравнения приоритетов, Если в блок 4 памяти производится запись информации и в это время блок 10 обращается к этому же блоку на чтение, то чтение информации будет произведено после окончания цикла записи, а на время записи информации с блока .10 снимается сигнал готовность (И)У). Если блок 4 памяти занят чтением информации в блок 10 и в это время пришел запрос на запись, тогда обращение на запись произойдет после окончания цикла чтения.Сигналы управления записью и чтением с блока сравнения приоритетов 6 поступают на формирователь 5, который коммутирует адрес обращения к блоку 4 памяти. Структура записи информации в блок 4 памяти обеспечивается архитектурой самого блока 4 памяти и формирователей 5 адреса.Дешифратор 23 (фиг.З) обеспечивает выбор кристалла в блоке 4 памяти(фиг.2, 22- 2216 ) по каждому из 16 разрядов ячеек, по адресу который поступает со счетчика 2 (разрядыи+1+п 4).Обращение к блоку 4 памяти (чтение или запись) осуществляется через мультиплексор 24, который коммутирует младшие разряды адреса блока 4 памяти ИЛИ с магистрали адреса блока 10 (микроЭВИ) или с выходов счетчика 2. Алгоритм блока 10 (микроЭВМ) заключается в определении Ьакта срабатывания канала (под фактом срабатывания сигнального канала понимают изменения информации в канале в пределах шестнадцати измерений, которые записаны в одной ячейке блока 4 памяти.С этой целью в начальной области сегмента стека БЯ (ОЗУ 28 сегмента стека), адресуемой регистром ВР процессора 26, располагаются предыдущиесостояния всех 2 входных сигнальныхьканалов.Срабатывание по каналу должно фиксироваться, если проход в новое состояние подтверждается не менее чемдвумя измерениями, Для пояснения приводйтся числовой пример.15 Пусть измерения по одному из каналов равныА ААА 4.АААтАААА 1, А, Л, А,А,А 6Э0001000100 0 1000 0такие однократные переходы в единицу не считаются срабатыванием.Предположим, что предыдущее состояние этого канала также равно О. Для определе ния наличия срабатывания микропроцессор логически умножает этот двоичный код, сдвинутый наодин разряд вправо, при этом место крайнего левого разряда занимает предыдущее сос тояние этого канала0001 0001 0001 0000Предыдущее сос- я 0000 1000 1000 1000 тояние "ОООО 0000 0000 000035Нулевой результат логическогоумножения обозначает, что срабатывания по каналу нет. Пусть измерения по одному каналу равныА 1 ААААА 6 Ат А А 9 АщАА,А,АА,А 61 1 1 1 О 1 1 1 1 О 1 1 1 О 1 1Предыдущее состояние равно едини це. В этом случае логически перемножаются инверсные измерения по каналу со сдвинутой на один разряд вправо той же инверсиейЯ:ОООО 10000 1000100Предыдущеесос 01000 0100010тояние55 0000 00000 0000000Таким образом, если хотя бы одна из двух описанных проверок дает нулевой результат, значит срабатыва1605273 Аб А Номер иэ"мерения 1 11 1 0 1 Измерение 0 1 Предыдущее состояние Текущее состояние 1 010 О 10 О ния в канале не было, если срабаты= ванне было, то результат будет отличен от нуля. Если срабатывания в канале не было, то блок 10 (микроЭВМ) переходит к анализу следующего канала до тех пор, пока не будет. обнаружен сработавший канал. Как только обнаружен факт срабатывания канала, в соответствии с алгоритмом блок 10 (микроЭВМ) записывает в блок 14 памяти, который по отношению к блоку 10 (первая микроЭВМ) является дополнительным сегментом ЕЯ, следующие данные: содержимое счетчика 2 в две ячейки памяти, адрес считывания блока 4 памяти (содержимое регистра Я 1 микропроцессора 26), все шестнадцать измерений канала, в которых зафиксировано срабатывание (фиг.8),Второй блок 14 памяти является сегментом данных для блока 11 (микро- ЭВМ), Второй блок 11 (вторая микро- ЭВМ) продолжает обработку информации, записанной в блок 14 памяти.Так как в блок 4 памяти информация по каналам идет с опережением по отношению к считыванию (с этого же блока 4) в блок 1 О для обработки, то время, которое определяется счетчиком 2, ушло вперед по отношению к группе каналов, информация которых в данный момент обрабатывается.Для определения действительного времени записи информации по каналу, который в данный момент обрабатывается блоком 1 О, надо из кода счетчика 2 вычесть количество полных групп ячеек (по 2 ячеек в каждой группе) умножением на время запоминания одной группы, т,е. время й первого иэмерения в группе из 16 каналов - С 1.Целое количество группячеек определяется в пределах разности между адресом записи (содержимое счетчика 2 младшие разряды) и адресом считыА А А Аз Аб А 1 вания (следующая ячейка во втором блоке памяти) . Номер сработавшего канала определяется по младшим и-разрядам адреса считывания, Далее второй блок 11 (вторая микроЭВМ) переходит к процессу очистки от дребезга шестнадцати измерений, которые записаны в последней ячейке записи срабаты ванне канала. Для этого в сегментестека (ОЗУ 28 сегмент ЯЯ) второго блока 11 (вторая микроЭВМ) хранятся предыдущие состояния всех 2 " каналолов, которые первоначально переписы ваются из ОЗУ стека первого блока 10(первая микроЭВМ), а затем выбираются по мере срабатывания каналов.Устранение дребезга производится по следующему алгоритму. Рассматривается предыдущее состояние канала и два последующих состояния, в текущее состояние канала записывается то значение (1 или 0), которое преобладает в трех рассматриваемых значениях.Для пояснения алгоритма приводится числовой пример. Пусть записаны следующие измерения: ЗО А ААААА 6 ААЗАА 0 А, А, А, ААьА, 0001011011 0 1 1 111предыдущее состояние этого каналаравно О. Очистка от дребезга производится по следующему алгоритму.Рассматриваем предыдущее значение(0) и два следующих А 1; Ад (0,0,0)и в текущее (преобразованное измерение) записываем О. Затем рассматривается полученное преобразованноеизмерение (О) и два последующих (А 1== О и А = 0) и в текущее состояниеснова записывается О, Далее рассматривают записанное текущее (0) и из мерения А = О и А= 0 и т.д. в соответствии с приведенной таблицей. А,0 А и А 2 А, А 1 А Аъ 1 1 1 1 1 1 1 1 1Далее определяется порядковый номер измерения, после которого про изошло срабатывание канала, в данном случае У 6. Так как каждое последующее измерение по каналу отстает на временный интервал, определяемый временем опроса всех каналов (циклом опроса) - 1 то для определения точного времени срабатывания 1,О канала количество измерений до срабатывания Г = 6 умножается на величину й (время цикла опроса) и к полученному результату прибавляют значение интервала времени (1) первого 5 измерения в группе из 16 каналов" с. к= "+ 1" цДалее второй блок 11 (вторая микроЭВМ) выдает инФормацию о срабатывании канала (точное время 1,срабатывания, номер канала Г 1, новое состояние канала, в данном случае "1")на вход блока 21Выдача инФормации осуществляется 25в следующем порядке,Значение времени срабатывания ка-налазаносится в регистр 37 пообращенйю блока 11, как ко внешнемуустройству, адрес обращения дешифрируется на элементе И 36, сигналом скоторого запускают блок 38 управления, который переписывает содержимоерегистра 37 в регистр 39 сдвига, Посигналам, Формируемым блоком 38 управления, информация из регистра 39поступает на выход устройства.Таким же образом выдается на выход устройства вся остальная информация о срабатывании канала. Далее описываются устройства, которые выполняют вспомогательные Функции, т.к.обращение к блоку 14 памяти производится от двух блоков 1 О и 11 (двухмикроЭВМ), причем эти обращения 45дешифруются на элементах И 12 и 19,поэтому введен второй блок 16 сравнения приоритетов, который распределяет по времени обращения к общему блоку 14 памяти от двух блоков (микроЭВИ) и управляет вторым формирователем 15 адреса, В этом блоке поочередно открываются шинные формирователи 32,33 или 34,35 (фиг;5), подключаяк магистрали адреса (МА) и управления (ИУ) блока 14 памяти магистралиадреса и управления одного из двухблоков (микроЭВМ). Для реализациидвухсторонней связи между блоками 10 и 11 (микроЭВМ) применены двапараллельных интерФейса 17 и 18 ти"па 580 ВВ 55. С помощью регистров Аэтих интерфейсов осуществляется двухсторонний обмен информацией междублоками 10 и 11. С этой целью в соответствии с программой работы ЭВМ 10и 11 в регистры А интерфейсов 17 и18 записывается программа режима 11,обеспечивающая двухсторонний синхронный обмен между регистрами А параллельно программируемых интерфейсов,Регистры В интерфейсов предназначены для формирования векторов прерывания и в соответствие с программойкаждой микроЭВИ 10 и 11 в них записывается программа режима 1 - односторонняя синхронная запись в регистр 13.Работу параллельно-программируемых интерфейсов 17 и 18 рассмотримприменительно к решению задачи передачи адреса записи блока 14 памяти,который занесен в блоки 10 и 11.Этотадрес записи находится в регистре Дблока 10 (первой микроЭВИ), которыйявляется дополнительным сегментом(ЕБ)Данный адрес записи необходимо передать блоку 11 (второй микроЭВГ 1),чтобы при чтении информации из второго блока 14 памяти адрес чтения непревысил адреса записи. Блок 11 (вторая микроЭВИ), обращаясь через И 20к внешчему устройству интерфейса 18,вписывает в его регистр вектор прерывания для блока 10 (первой микроЭВМ),Блок 10 (первая микроЭВМ) по этому вектору, который поступает навход ЧЕС к запросу прерывания (вход1 БТ), прерывает выполнение своей основной программы поиска сработавшегоканала и переходит на программу прерывания, По программе прерыванияпервый микропроцессор з,аписывает содержимое регистра Д 1 во внешнее устройство, которым является регистр Аинтерфейса 17.Так как оба регистра А запрограммированы в режиме 11 работы, то инФормация из регистра А интерФейса17 переписывается в регистр А интерФейса 18. Затем блок 10 (первой микроЭВИ) записывает в регистр В интерфейса 17 вектор прерывания для блока11 (второй микроЭВМ), по этому запросу на прерывание блок 11 (второймикроЭВМ) прекращает выполнить свою. основную программу и переходит на выполнение программы прерывания. Ио этой программе блок 11 (вторая микро- ЭВМ) опрашивает регистр А интерфей 5 са 18 и записывает его содержимое в микропроцессор второй микроЭВМ.Многоканальное устройство для сбора информации позволяет обнаружить "срабатывание" любого канала,апроксимировать это срабатывание, т.е. очищать от "дребезга", точно привязывать ко времени, когда это срабатывание произошло, и формировать выходной последовательный кадр, содержа-щий информацию о каждом срабатывании в любом канале. Формула изобрет ения20Многоканальное устройство для сбора информации, содержащее генератор импульсов, первый элемент И,выход которого подключен к первому входу первого блока сравнения приори тетов, первый блок памяти, счетчик, первый вход которого является управляющим входом устройства, второй, третий и четвертый элементы И, о т - л и ч а ю щ е е с я тем, что с 30 целью повышения достоверности принимаемой информации, в него введены мультиплексор, первый и второй формирователи адреса, второй блок сравнения приоритетов, первый и второй блоки управления передачей, первый и второй блок обработки информации, второй блок памяти, пятый и шестой элементы И, первый и второй параллельные интерфейсы, информационные 40 входы мультиплексора являются информационными входами устройства, выход мультиплексора подключен к информа" ционному входу первого блока памяти, выходы которого объединены с соот ветствующими выходами первого блока управления передачей и подключены к соответствующим информационным входам второго блока памяти, первого параллельного интерфейса и к соот ветствующим информационным входам- выходам первого блока обработки инФормации и первого параллельного интерфейса, выход генератора импульсов подключен к вторым входам счетчика и первого блока сравнения приоритетов, первый и второй выходы последнего подключены соответственно к первому и второму управляющим входам первого Формирователя адреса,информационные выходы последнего подключены к соответствующим адреснымвходам первого блока памяти, первый,второй и третий управляющие входыкоторого подключены к одноименнымуправляющим выходам первого формирователя адреса, выходы счетчика подключены к соответствующим адреснымвходам мультиплексора, первым адресным входам первого Формирователя адреса и к информационным входам первого блока управления передачей,адресные входы-выходы первого блокаобработки информации подключены ксоответствующим адресным входам второго Формирователя адреса и к соответствующим первым входам первогочетвертого элементов И, вторые входые которых подключены к соответствующим управляющим выходам первогоблока обработки информации, выходвторого элемента И подключен к управляющему входу первого блока управления передачей, выход третьего элемента И подключен к первому входувторого блока сравнения приоритетов,первый и второй выходы которого подключены к одноименным управляющимвходам второго формирователя адреса,третий управляющий вход которого подключен к соответствующему управляющему выходу первого блока обработкиинформации, выход четвертого элемента И подключен к управляющему входупервого параллельного интерфейса,выходы второго блока памяти подключены к соответствующим информационнымвходам-выходам второго блока обработки индюрмации, первым информационным входам-выходам и входам второго параллельного интерфейса, информационным входам второго блока управления передачей, выход которого является информационным выходом устройства, адресные входы-выходы второгоблока обработки информации подключены к соответствующим вторым адреснымвходам второго формирователя адреса,адресным входам второго блока управления передачей, первым входам пятого и шестого элементов И, вторые входы которых, четвертый управляющийвход второго формирователя адреса иуправляющий вход второго блока управления передачей подключены к соответствующим управляющим выходам второго блока обработки информации, выход4 13 1605273 иг.2 пятого элемента И подключен к второ му входу второго блока сравнения приоритетов, выход шестого элемента И подключен к управляющему входу второго параллельного интерфейса, третьи.5 выходы первого и второго блока сравнения приоритетов подключены к разрешающему входу первого блока обработки информации, управляющий вход запроса режима работы и задающие входы режима работы которого подключены соответственно к первому информационному выходу и к соответствующим вторым информационным выходам второго параллельного интерфейса, вторые информационные входы-выходы которого подключены к соответствующим вторым информационным входам-выходам первого блока параплельного интерФейса, первый 20 информационный выход и вторые информационные выходы которого подключенысоответственно к управляющему входузапроса режима работы и соответствующим задающим входам режима работывторого блока обработки информации,информационные выходы второго формирователя адреса подключены к соответствующим адресным входам второго блока памяти, управляющие входы которого подключены к соответствующим управляющим выходам второго формирователя адреса, установочные входы первого и второго блоков обработки информации объединены с первым входом счетчика, четвертый выход второго блокасравнения приоритетов подключен кразрешающему входу второго блока обработки информации.