Логический элемент не

Логический элемент НЕ, содержащий полупроводниковую подложку, в которой сформирован n-канальный МДП-транзистор, затвор которого является входом, а сток выходом элемента, и шину питания, подключенную к положительному полюсу источника питания, другим полюсом подключенного к подложке, отличающийся тем, что, с целью повышения плотности компоновки, с обратной стороны подложки создан дополнительный n⁺-слой, подключенный к шине питания, причем расстояние l₁ между дополнительным n⁺-слоем и областью стока МДП-транзистора удовлетворяет соотношению

где _п- относительная диэлектрическая проницаемость подложки;
_o- абсолютная диэлектрическая проницаемость вакуума;
q заряд электрона;
N_а концентрация примесей в подложке;
E напряжение питания;
U' уровень логической единицы на выходе логического элемента,
а расстояние l₂ между дополнительным n⁺-слоем и областью истока удовлетворяет соотношению
в

Изобретение относится к микроэлектронике и может быть использовано в качестве элементной базы цифровых устройств.
Цель изобретения повышение плотности компоновки.
На чертеже изображен предлагаемый элемент НЕ.
Логический элемент НЕ содержит полупроводниковую подложку p-типа 1, в которой сформирован n-канальный МДП-транзистор с n-областями истока 2 и стока 3. Затвор 4 МДП-транзистора является входом, а сток 3 выходом элемента. С обратной стороны подложки создан дополнительный n⁺-слой 5, подключенный к шине питания с напряжением Е. Расстояние 1₁ между n⁺-слоем 5 и стоком 3 выбрано по формуле

где _п относительная диэлектрическая проницаемость подложки;
_o абсолютная диэлектрическая проницаемость вакуума;
q заряд электрона;
N_a концентрация акцепторов в подложке;
E напряжение на шине питания;
U' заданный уровень напряжения логической "1" на выходе элемента.
Это расстояние l₁ обеспечивает сквозное обеднение разделяющего их слоя p-подложки и передачу на выход 3 элемента требуемого логического перепада. Область истока 2 расположена от дополнительного n⁺-слоя 5 на расстоянии l₂, определяемом по формуле

при котором сквозное обеднение разделяющего их слоя p-подложки отсутствует.
Логический элемент работает следующим образом. Если на входе 4 элемента установлен логический "0" (напряжение U⁰<U<sub>0, где U₀ - пороговое напряжение МДП-транзистора), то МДП-транзистор закрыт и канала между стоком и истоком нет. На n⁺ слой 5 подано положительное напряжение источника питания Е, обеспечивающее обратное смещение n⁺-p-перехода. Слой p-подложки, разделяющий n⁺-слой 5 и n⁺ область стока 3, полностью обеднен, и через него на n⁺ область стока 3 передается часть напряжения U^' источника питания, соответствующая логической "1".
Если на входе 4 элемента установлен уровень логической "1", то МДП-транзистор открыт и между областями истока 2 и стока 3 существует проводящий канал. Исток 2 соединен с подложкой, поэтому их потенциалы равны. Подложка находится под нулевым потенциалом. Сопротивление канала открытого МДП-транзистора значительно меньше сопротивления обедненного слоя l₁. Поэтому на выходе 3 элемента формируется уровень логического "0", близкий к нулю (U⁰<U<sub>0).
Элемент реализует логическую функцию НЕ. Реализация логических функций ИЛИ-НЕ достигается известным способом, заключающимся соответственно в параллельном и последовательном соединении МДП-транзисторов.
Для изготовления логического элемента НЕ используется технология n-канальных МДП-транзисторов. Дополнительный n⁺-слой 5 формируется двумя способами: глубоким легированием подложки с обратной стороны эпитаксиальным выращиванием p-слоя подложки на n⁺-основании. Области стока 3 и истока 2 формируются раздельно для достижения более глубокого легирования стока и обеспечения расстояний l₁ и l₂ соответственно между областью стока 3 и n⁺-слоем 5 и областью истока 2 и n⁺-слоем 5. Типовые значения концентраций примесей: n⁺-области стока и истока, дополнительный n⁺-слой донорная примесь N_g=10²⁰ 10²¹ см^-3, p-подложка акцепторная примесь N_a=10¹⁴ 3 10¹⁴ см^-3. При Е5 В l₁= 1,5-2 мкм, l₂=5-8 мкм.
Создание дополнительного n⁺-слоя, подключение его к шине питания, задание определенного расстояния l между данным n⁺ слоем и областью стока МДП-транзистора, при котором через обедненный слой на эту область передается часть напряжения источника питания, обеспечивающего заданную амплитуду выходного логического сигнала, формирование области истока на расстоянии l₂ от дополнительного n⁺-слоя выгодно отличают логический элемент НЕ от известного, так как позволяют повысить плотность компоновки за счет уменьшения площади, занимаемой логическим элементом на подложке, благодаря устранению с поверхности нагрузочного МДП-транзистора и исключению разводки шины питания. Уменьшение площади и количества контактов к шине питания одновременно обусловливает увеличение процента выхода годных кристаллов.
Изобретение повышает уровень микроминиатюризации в 3-5 раз и увеличивает процент выхода годных кристаллов.
Изобретение может быть использовано в качестве элементной базы цифровых БИС. Цель изобретения - повышение плотности компоновки. Логический элемент содержит полупроводниковую подложку p-типа, в которой сформирован n-канальный МДП-транзистор, затвор которого является входом, а сток - выходом элемента, и дополнительный n⁺-слой, созданный с обратной стороны подложки и подключенный к шине питания. Расстояние между дополнительным n⁺-слоем и областями стока и истока выбрано таким образом, что образуется биполярная транзисторная структура со сквозным обеднением. 1 ил.