Устройство для задания скорости в системах числового программного управления

(51) 4 С 05 В .19/ ИСАНИЕ ИЗОБРЕТ ЯфА АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ными проце пользовано но являет я преобачи в полятора и предназначено разования кода скорости п частоту импульсов в разли мах работы интерполятора. ретения является расширени нальных возможностей устро счет возможности его рабо ших значениях ускорений. содержит генератор импуль тель ускорений, регистр с блоки сравнения, цифровой блок управления, регистр го приращения скорости, р счетчик, регистр конца об ра. Устройство работает в мах: постоянной скорости, и разгона. 1 з.п.ф-лы, 2 ных режи- Целью изо е функциойства за ты при боль стройствов, дели орости,интегратор,наибольшеверсивныйаботки кад" рех режиорможения ил. 1 табл я автомати роизводств ОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И О 1 НРЫТ(71) Харьковский ордена Ленина политехнический институт им.В.И.Ленина(56) Авторское свидетельство СССРУ 541146, кл. С 05 В 19(1.8, 1976,Михеев Ю.Е., Сосонкин В.Л. Системы автоматического управления станкамн. М.: Машиностроение, 1978,с.93-96, рис. 84,(54) УСТРОЙСТВО ДЛЯ ЗАДАНИЯ СКОРОСВ СИСТЕМАХ ЧИСЛОВОГО ПРОГРАММНОГОУПРАВЛЕНИЯ(57) Изобретение касаетсзированного управления и ми, и может быть иссистемах ЧПУ станками.частью цифрового интерИзобретение относится к областитехники автоматизированного управления производственными процессами, аименно к устройствам для использования в системах числового программного управления станками, и предназначено для преобразования кода скорости подачи в частоту импульсов в различных режимах работы интерполятора,Цель изобретения - расширениефункциональных возможностей путемобеспечения возможности работы устройства при больших значениях ускорений.Существенным отличием предлагаемого устройства является то, что введение указанных блоков позволяетосуществить нелинейный закон измене 1)ния скорости, При этом кривая изменения скорости может быть представленакак две гладкосопряженные ветви двухпарабол второго порядка. Это дости-;гается тем, что содержимое регистраподинтегральной функции интегратораизменяется с частотой делителя ускорений не на 1, а на величины 1,2,3,к,к,к3,2,1,1, гдек бТ - наибольшее приращение скорости, записанное перед началом отработки в регистр наибольшего приращенияскорости,На фиг, приведена функциональнаясхема устройства; на Фиг.2 - схема;импульсов, делитель ускорений 2, регистр скорости 4, блоки сравнения4, 5 и 6, цифровой интегратор 7,блокуправления 8, регистр 9 наибольшего1 приращения скорости, реверсивныйсчетчик 10 и регистр 11 конца отработки кадра, а также входы 12 и вы"ход 13 блока управления 8, выход 14регистра 3, выход 15 цифрового интегратора , вход 16 и выходы 17, 18,19 блока управления 8, выход 20 цифрового интегратора 7, входы 21-32 ивыходы 33, 34 блока управления, выход 35 регистра наибольшего приращения 9, выход 36 реверсивного счетчика, вход 37 регистра конца отработки кадра, вход 38 делителя ускоренийеБлок управления 8 (на фиг.2) со,держит 0-триггеры 39-41, элементыНЕ 42, 43, элемент ИЛИ-НЕ 44, элемент ИЛИ 45, 46, элемент И-НЕ 47,элементы И 48-56,Устройство работает следующим об-разом.В начале каждого кадра в регистр11 конца отработки кадра эаписывает 5 ся сумма перемещений по координатам,а в регистр 9 наибольшего приращения - код наибольшего приращения скорости, определяемый как двоичноепредставление числа к)к=,ь Г) где Ь О модуль разности кодов начальной и конечной скорости.Режим разгона,В этом режиме код предыдущей ско 5рости хранится в регистре подинтегральной функции интегратора , а кодскорости, до которой нужно осуществить разгон, через блок 8 управления по входу 13 поступает в регистр203 скорости, Реверсивный счетчик 10устанавливается в исходное состояние,при котором в младшем разряде счетчика записана единица, а во всех остальных разрядах - нули. Па команде"разгон" блок 8 управления вырабатывает сигнал, который по входам 9 и33 поступает в интегратор 7 и реверсивный счетчик 10 и переводит регистр подинтегральной функции интегратора 7 и реверсивный счетчик 10 врежим сложения. По выходам 18 и 34в интегратор 7 и реверсивный счетчик10 поступают импульсы с частотой,определяемой установкой ускорения.При этом содержимое реверсивногоЗ 5 счетчика 10 с приходом каждого импульса увеличивается на единицу, асодержимое регистра подинтегральнойФункции интегратора 7 увеличиваетсяна число, записанное в реверсивномсчетчике 10Импульсы приращения независимой переменной с генератораимпульсов через блок 8 управления повыходу 17 поступают на вход интегратора 7. Поскольку увеличивается со-.45 держймбе регистра подинтегральнойфункции, то частота импульсов, поступающих с выхода цифрового интегратора будет возрастать. В момент совпадения кодов в регистре 9 наиболь 5 О шего приращения и реверсивном счетчике 10 блок 6 сравнения вырабатывает сигнал, который по входу 22поступит в блок 8 управления. По этому сигналу последний сформирует сиг 55 нал, который по выходу 33 поступитв реверсивный счетчик 10 и переключит его в режим вычитания. В дальнейшем импульсы из блока 8 управления,1259 8 О 0 0 1 1 О О О О О О О О О О 0 О О О О О поступающие по выходу 34 в реверсивный счетчик 10, будут уменьшать его содержимое, В момент равенства содержимого реверсивного счетчика 10 "единице" схема 6 сравнения вырабатывает сигнал, который по входу 23 поступит в блок 8 управления. По этому сигналу блок 8 управления перекроет выход 34 и прекратит поступление импульсов, изменяющих содержимое реверсивного 10 счетчика 10. В дальнейшем с приходом каждого импульса с делителя 2 ускорений содержимое регистра подинтегральной функции цифрового интегратора 7 будет увеличиваться на единицу. 15 В момент равенства содержимого регистра 3 скорости и регистра подинтегральной функции цифрового интегратора 7 блок. 4 сравнения вырабатыва/ет сигнал, который по входу 16 пос тупит в блок 8 управления, По этому сигналу блок 8 управления перекроет выхад 18 и в регистре подинтегральной функции цифрового интегратора 7 зафиксируется код конечной скорости, а частота импульсов на выходе интегратора перестанет. изменяться. Появление импульса переполнения на выхоце регистра 11 конца отработки кадра свидетельствует об отбработке за данного пути. Импульс переполнения 213 4с выхода регистра 1 конца отработки кадра по входу 27 поступает в блок 8управления, и работа устройства прекращается.Режим торможения.В этом режиме от программы через блок 8 управления в регистр 3 скорости перед началом работы устройства поступит код скорости 1 до которойнужно осуществить торможение. В блок 8 управления поступает команда "Торможение". При этом регистр подинтегральной функции интегратора 7 переключается в режим вычитания. В ос- тальном работа устройства не отлича:ется от работы в режиме "Разгон".Режим постоянной скорости,В этом режиме выходы 18 и 34 перекрыты, содержимое регистра подинтегральной функции в процессе работы устройства не изменяется и с выхода интегратора 7 поступают импуль-. сы постоянной частоты. Работа устройства каки в предыдущих режимах прекращается по сигналу переполнения, по-, ступающему в блок 8 управления по входу 27 с выхода регистра 11 конца отработки кадра.Работа устройства управления может быть описана следующей таблицей.1 ООО1 О 1О О О В начен Х, Х,Х,Х Х 4 б У Ут таблице приняты следующие обозия: 5 сигнал на прямом выходе первого Э-триггера;команда "Разгон";команда торможение";сигнал с выхода первой схемы ч сравнения;сигнал на прямом выходе второго 0-триггера;сигнал на прямом ныходе третьего Э-триггера; 25сигнал с выхода регистра конца отработки кадра;сигнал разрешения записи информации в регистры скорости3 и наибольшего приращения 7; 30сигнал управления режимом работы регистра подинтегральной функции интегратора 5;сигнал управления режимомработы реверсивного счетчика 10;сигнал разрешения приращениянезависимой переменной цифрового интегратора 5;сигнал разрешения изменения 40содержимого подинтегральнойфункции цифрового интегратора 5;сигнал разрешения изменениясодержимого реверсивного 45счетчика 10;сигнал конца отработки кадра. Формула изобретения 501. Устройство для задания скорости в системах числового программного управления, содержащее генератор тактовых импульсов, выход которого соединен с первым входом блока управления и через делитель ускорений - с вторым входом блока управления, регистр скорости, первый выход которого соединен с третьим входом блокауправления, а второй выход - с пер. -вым входом первого блока сравнения,подключенного вторым входом к первому выходу цифрового интегратора, авыходом к четвертому входу блока управления, первые выходы которого соединены с первыми входами цифровогоинтегратора, подключенного вторымвыходом к выходу устройства и черезрегистр конца отработки кадра к пятому входу блока управления, о тл и ч а ю щ е е с я тем, что, сцелью расширения функциональных возможностей устройства путем обеспечения возможности работы его при больших значениях ускорений, в него введены второй и третий блоки сравнения,регистр наибольшего приращения скорости и реверсинный счетчик, первыйи второй входы которого соединены свторым и третьим выходом и блока управления соответственно, а выход -с первыми входами второго и третьего блоков сравнения и с вторым входом цифрового интегратора, четвертый выход блока управления через регистр наибольшего приращения скорости подключен к второму входу второгоблока сраннения, выход которого соединен с шестым входом блока управления, седьмой вход которого подключенк выходу третьего блока сравнения,.соединенного вторым входом с восьмымвходом блока управления и с первымвходом устройства, первые и вторыеустановочные входы которого подклю- .чены соответственно к девятому и десятому входам блока управления,2, Устройство по и,1, о т л и - ч а ю щ е е с я тем, что блок управления содержит первый элемент И-В, пять элементов И, первый элемент ИЛИ, первый О-триггер, два элемента НЕ и последовательно соединенные элемент7 12 ИЛИ-НЕ, второй Э-триггер, второй элемент ИЛИ, первый и второй элементы И, выход последнего соединен с третьим выходом блока управления, а также последовательно соединенные третий В-триггер, третий элемент И и четвертый элемент И, выход которого соединен с третьим выходом блока управления, инверсный выход первого 0-триггера соединен с вторым входом второго элемента ИЛИ, а прямой выход через первый элемент И-НЕ подключен к второму выходу блока управления, первый и второй входы первого элемента ИЛИ соединены с десятыми входами блока управления, а выход - с вторым входом третьего и первого элементов И и с первым входом пятого элемента И, выход которого через шестой элемент И подключен к соответствующему первому выходу блока управления, второй вход - к третьему входу первого элемента И, к второму входу первого элемента И-НЕ, к прямому выходу третьего Р-триггера и через седьмой элемент И - к первому входу восьмого элемента И, выход которого соединен с соответствующим первым выходом бло 59213 8ка управления, пятый вход блока.управления через первый элемент НЕсоединен с вторым входом седьмогоэлемента И и с первым входом второгоэлемента ИЛИ-НЕ, второй вход которого подключен к девятому входу блокауправления, Р-входы первого, второгои третьего Э-триггеров соединейы свосьмым входом блока управления, СО входы первого и второго П-триггеровподключены соответственно к шестомуи седьмому входам блока управления,К-входы первого и второго 0-тригге"ров соединены с выходом элемента 15 ИЛИ-НЕ, четвертый вход блока управления через второй элемент НЕ соединен с третьим входом пятого элемен",та И, первый вход девятого элементаИ соединен с выходом третьего эле мента И, второй вход - с соответствующим десятым входом блока управления, а выход - с четвертым выходомблока управления, вторые входы второго и шестого элементов И соединены 25 с вторым входом блока управления, авторой вход восьмого элемента Ис первым входом блока управле -ния.1259213 Составитель А,Терехинедактор В.Данко Техред Л.Олейник Корректор М.Максимишинеи Подписное д.4 Раушская роиэводственно-полиграфическое предприятие,г,ужгород,ул.Проектная 119/44 ВНИИПИ Государствен по делаи изобрет 113035, Москва, Ж