Устройство для приближенного вычисления обратной величины ненормализованных чисел с плавающей запятой

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ЯО 137232 150 4 ВСЕ 1;О 13 " ,13 НьяиАПИСАНИЕ ИЗОБРЕТЕНИЯ А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ ПРИБЛИЖЕННОГОВЕЛИЧИНЫ НЕНОРПЛАВАЮЩЕЙ ЗА(54) УС ВЫЧИСЛЕ МАЛИЗОВ ПЯТОЙ (57) Из РОЙСТВО ДЛЯИЯ ОБРАТНОАННЫХ ЧИСЕЛ юл. У ов, В.Чуди бретение отно к цифрои может 88,8 свид С 06 206 вои вычислительнои техник ьство СССР /52, 1984, О 2. М, 1977,ОСУДАРСТВЕКНЫИ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕКИЙ И ОТКРЫ(56) АвторскоеУ 1171783, кл.Процессор ЕСс.16-17,быть использовано при построенииарифметических устройств вычислительных машин, а также устройств цифровой обработки сигналов, работающих всистеме счисления с плавающей запятой. Цель изобретения состоит в сокращении аппаратурных затрат, Поставленная цель достигается тем, что устройство для приближенного вычисленияобратной величины ненормализованныхчисел с плавающей запятой, содержащее сумматор 1, блок 2 схем сравненияс нулем, блок 4 элементов НЕ, содержит блок 3 памяти с соответствующимисвязями, 1 йл., 2 табл.Адрес в шестнадцатиричном коде Добавка к Мантиссапорядку 0000 000 ООЙ 0001 100 001 Изобретение относится к цифровойвычислительной технике и может бытьиспользовано при построении арифметических устройств вычислительныхмашин, а также в устройствах цифровойобработки сигналов, Работающих всистеме счисления с плавающей запятой,Цель изобретения - сокращение ап Опаратурных затрат.На чертеже представлена схема устройства для приближенного вычисленияобратной величины ненормализованныхчисел с плавающей запятой. 5Устройство содержит сумматор 1,блок 2 схем сравнения с нулем, блок3 памяти, блок 4 элементов НЕ, вход5 порядка операнда устройства, вход6 мантиссы операнда устройства, выход 7 сигнала переключения устройства, выход 8 мантиссы результата устройства, выход 9 порядка результатаустройства.Устройство работает следующим образом,Мантисса оперенда (беэ знака) поступает на вход блока 2, В последнемпроизводится анализ на значимостьразрядов в группах, на которые разбита мантисса. Разрядность сигнала навыходе блока 2 равна числу групп,на которые разбита мантисса. Выходной сигнал блока 2 поступает на адРесный вход блока 3, На первом выходе блока 3 анализа получается мантисса результата требуемой разрядности,которая поступает на выход 8 устройства. На втором выходе блока 3 получается значение коРрекции порядка, 40разрядность которого равна разрядности порядка.Инвертированный порядок поступаетна первый вход сумматора 1 с выходаблока 4, на вход которого поступает 45порядок операнда. На выходе суммысумматора 1 получается порядок реэультата, который поступает на выход9 устройства.Сигнал с выхода переноса сумматора 1 поступает на выход 7 устройства.Знак мантиссы оперенда является знаком мантиссы результата и в устройстве не обрабатывается.В варианте построения устройстваформат входного операнда и реэультата - 24 двоичных разрядаИэ них одиндвоичный разряд знак мантиссы, 20двоичных разрядов - мантисса (беззнака); три двоичных разряда - порядок, Система счисления шестнадцатиричная. Порядки кодируются следующимобразом: 111 - +3; 110 - +2; 101+1; 100 - О; 011 -- 1; 010 - -2;001 - -3,Мантисса разбита на группы согласно табл.); блок 3 памяти кодируетсясогласно табл,2,Таблица 1Адрес в шестнадцатиричном коде Добавка к Мантиссапорядку 011 0001 010 0001 001 0100 001 0001 000 1000 000 0100 0800 ГГ 000 0010 1001 ГГ 000 0001 Составитель А.КлюевТехред М. Ходанич Корректор А.ТяскоТираж 704 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/5 Редактор А,Козориз Заказ 484/41 Производственно-полиграфическое предприятие, г,Ужгород, ул.Проектная, 4 002,003 004007 00800 Г 010..01 Г 02003 Г 04007 Г Для упрощения и удобства использования устройства принято, что на его выходе получается не непосредственно обратная величина оперенда, а уменьшенная в 16 раз. Формула изобретенияУстройство для приближенного вы 35 числения обратной величины ненормализованных чисел с плавающей запятой, содержащее сумматор, блок схем сравнения с нулем и блок элементов НЕ, причем вход мантиссы операнда устрой ства соединен с входом блока схем сравнения с нулем, выход блока элементов НЕ соединен с входом первого слагаемого сумматора, выходы сумматора и переноса которого являются соответственно выходами порядка результата и сигнала переполнения устройства, о т л и ч а ю щ е е с я тем,что, с целью сокращения аппаратурныхзатрат, оно содержит блок памяти,причем вход порядка операнда устройства соединен с входом блока элементов НЕ, выход блока схем сравненияс нулем соединен с адресным входомблока памяти, первый и второй выходыкоторого соединены соответственно свыходом мантиссы результата устройства и с входом второго слагаемого сумматора,