H03M 13/12 — H03M 13/12

Номер патента: 1629992

Опубликовано: 23.02.1991

Авторы: Банкет, Ляхов, Салабай

МПК: H03M 13/12, H04L 17/30

Метки: кодек, многократной, модуляцией, связи, системы, фазовой

...от принятого сигнала, заданного проекциями (у,х), до четырехопорных сигналов МОО, МО 1, И 10 и М 11,также заданных своими проекциями(уодхоо)(у 01х о) э (уо э х 10)и (у , х, ), На Фиг, 5 а опорные сигналы отмечены крестиками, На второмшаге решетчатой диаграммы, содержащем символ а 1, метрики вычисляют,ф+как расстояния до опорных сигналов,отмеченных крестиком на Фиг. 5 б,Блок 11, обеспечивающий вычислениеметрик ветвей сверточного кода, работающий по рассмотренному способу вычислений, может быть реализован различными аппаратурными средствами,Например, на Фиг, 1 приведена подробная структурная схема блока 11,использующего принцип вычисления поФормуле. Согласно этому способу вычисления необходимо рассчитать метрикиветвей 00, 01, 10 и...

Номер патента: 1644391

Опубликовано: 23.04.1991

Авторы: Красиков, Любицкий, Минаев, Ткаченко

МПК: H03M 13/00, H03M 13/12

Метки: кодов, коррекции, структурных

...единичный потенциал и производится режим коррекции по амплитуде. Для этого в счетчики 1 заносится на-чальный пороговый уровень (т,е. из всех счетчиков 1 вычитается одноФи то же число, соответствующее порогу по амплитуде), Затем происходит увеличение или уменьшение содержимого всех счетчиков 1 до тех пор, пока узел 4 контроля не выдает информациюо минимальном количестве ошибок, которая снимается с выходов 13,Пороговый выход счетчика 1 находится в единичном состоянии,.еслив счетчике 1 записана комбинация, соответствующая уровню: принятому выше порога (исходного), в противном случае пороговый выход - в нулевом состоянии. После коррекции ошибки, т.е.после достижения минимального количества ошибок, о чем свидетельствуетинформация с...

Номер патента: 1718388

Опубликовано: 07.03.1992

Авторы: Угрелидзе, Шавгулидзе

МПК: H03M 13/12, H04B 14/00

Метки: информации, кодирования, передачи

...0- -1, 11; для четвертичного случая О3, 1- -1, 2-+1, 3-+3, 45 т,е, общем виде Ча, где Ч 6 (О, 1, 2 (щ- кодовый символ (сигнал), .а;6( -1, 3 + (в- символы (сигналы) на входе модулятора 12 (на выходе отображателя 11). 50Как известно, помехоустойчивость кодированной системы определяется при заданной сложности декодирующего устройства. Когда декодирование производится по критерию максимума правдоподобия с использованием алгоритма Витерби, сложность декодирующего устройства определяется числом состояний декодируемой сигнально-кодовой решетки Я = ц 0 и числом ветвей, входящих в узел Й = а, где 0 - основание СК: и - длина кодового ограничителя СК; в - основание сигнала ЧМНФ, Если используется СК со скоростью й = 1/2 (либо перфорированный...

Номер патента: 1725400

Опубликовано: 07.04.1992

Авторы: Игнатьев, Лауберг

МПК: H03M 13/12

Метки: декодирования, кода, сверточного

...и последующего преобразования в метрики ветвей последовательности преобразования информационных символов, соответствующей псевдослучайной последовательности. Длина псевдослучайной последовательности должна быть равна количеству ребер решетчатой диаграммы минус единица, Такая тестовая последовательность метрик ветвей обеспечивает полную проверку устройства для декодирования сверточного кода,Тестирование устройство производится в два этапа: тестирование блоков 2.1 - 2.п ССВ и тестирование блока 4 памяти решений, Тестирование блоков 2.1-2.п ССВ производится в цикле, количество тактов которого равно длине тестового массива метрик ветвей, и состоящем из блоков а-д (фиг.4).На каждом такте цикла производятся следующие операции.Метрика...

Номер патента: 1725401

Опубликовано: 07.04.1992

Авторы: Блинова, Дрофа, Луцкий, Порев

МПК: H03M 13/12

Метки: кода, преобразования

...информационным входом следующего разряда. Вторые входы четвертого и восьмого элементов И 18 и 21 соединены с входом второго элемента НЕ 20 и с разряда регистра 2 соединен с пятым информационным входом следующего разряда и с первым входом пятого элемента И 23, второй вход которого соединен с инверсным выходом пятого разряда регистра 2,инверсный выход шестого разряда которого соединен с первым входом шестого элемента И 24, второй вход которого соединен с прямым выходом пятого разряда регистра 1,Устройство выполняет перевод из прямого кода в дополнительный код чисел, представленных либо в золотом 1-коде, либо в 1-коде фибоначчи, а также контроль процесса преобразования кода. При этом операнды представлены в минимизированной форме,...

Номер патента: 1775858

Опубликовано: 15.11.1992

Авторы: Орлов, Салабай

МПК: H03M 13/12

Метки: витерби, выходное, декодера

...с помощью коммутатора 18 генерируются два канальных символа, Таким образом скорость кода в данном случае равна й = 1/2. В общем случае скорость кода может быть равной В = к/и, где М и и - целые положительные числа, причем 1п. Сверточный кодер является дискретным автоматом с конечным числом состояний и полностью описывается диаграммой состояний. Состоянием кодера называется содержимое трех правых регистров сдвига, Диаграмма состояний содержит все возможные переходы кодера из одного состояния в другое (фиг. 4), Решетчатая диаграмма сверточного кода является разверткой диаграммы 51015 состояний во времени (фиг. 5). На решетке состояния показаны узлами, а переходы - ветвями. Количество узлов на одном шаге решетчатой диаграммы равно й =2 ....

Номер патента: 1777243

Опубликовано: 23.11.1992

Авторы: Виноградов, Зяблов, Портной, Пятошин, Тузиков, Тузков, Царев

МПК: H03M 13/00, H03M 13/12

Метки: кода, кодек, маллера, основе, первого, порядка, рида

...Выходыпервых (1-1) элементов адресных регистровкаждой ячейки памяти составляют первый(в и,(тпроводный выход блока оперативной памяти, Выходы вторых элементов инФормационных регистров каждой ячейкипамяти составляют третий (1 и) проводныйвыход блока оперативной памяти. Выходы 1элементов информационных регистров каждой ячейки памяти составляют второй М ипроводный выход блока оперативной памяти.Вычислитель информационного сигнала 19 предназначен для вычисления текущего информационного сигнала для каждогоиэ и узлов и состоит из и ППЗУ, содержащих(щЧ(1 1)2 строк по М элементов в каждой. Вкаждом ППЗУ хранятся К-значные значениятекущих информационных сигналов Х в соответствии с значениями М ги-значным номером максимальной метрики,Х...

Номер патента: 1781825

Опубликовано: 15.12.1992

Автор: Щербина

МПК: H03M 13/12

Метки: декодер, кода, пороговый, сверточного

...кодер 4, второй анализатор синдрома 5, второй пороговый обнаружитель 6, сумматор по модулю два 7,регистр сдвига 8, блок задержки информации 9 и корректор ошибок 10,Кодер 1 представляет собой устройствоумножения на образующий полином, Он содержит регистр сдвига 1-1, блок сумматоровпо модулю два 1-2 и формирует последовательность;ЦО) = 1(ОЩО) + Е 1(ОЩО) . (2)Он соединен с одним из входов первогоанализатора синдрома 2 и входом блока задержки информации 9.Анализатор синдрома 2 включает регистр сдвига 2-2 и сумматоры по модулюдва, позволяющие формировать и корректировать последовательность символов синдрома Я(О), Его выходы соединены с входамипервого порогового обнаружителя 3.Первый пороговый обнаружитель 3представляет собой мжоритарный...

Номер патента: 1824675

Опубликовано: 30.06.1993

Авторы: Беляев, Снисаренко

МПК: H03M 13/12

Метки: декодер, кода, пороговый, сверточного

...информации происходит при наличии ошибок, уровень которых больше корректирующей способности ортогонального систематического сверточного кода.При декодировании информации в первых двух случаях устройство работает аналогично известным с той лишь разницей, что выдача символов информационной последовательности осуществляется с некоторой задержкой. При декодировании же информации в третьем случае появляется возможность обнаруживать ошибки, вес которых больше веса ошибок гарантированно исправляемых ортогональными сверочными кодом, но и уменьшить эффект размножения ошибки, возникающий в извесг;ом устройстве.Устройство работает следующим образом.В исходном состоянии в регистрах сдви" га первого кодера 1, второго кодера 10, первого 5 и...

Номер патента: 1830623

Опубликовано: 30.07.1993

Авторы: Манукян, Маркарян, Хонари

МПК: H03M 13/00, H03M 13/12, H04L 27/18 ...

Метки: кодек, конструкции, сигнально-кодовой

...входы сеерточного кодера, который осуществляет кодирование входного сигнала в соответствии с порождающей матрицей 6,Кодер состоит из первого, второго итретьего сумматоров по модулю два 1, 3, 5псрвого и второго регистров сдвига 2, 4. Как отме галось выше, кодер имеет четыре состояния, Сггстояггия соответствуют первымразрядам первого и второго двухразрядеыхрегистров сдвига 2, 4, Например, допустим в первом разряде первого регистра 2 сдвигаО, а в первом разряде второго регистра 4сдвига 1, Это означает, что кодер находитсяв состоянии 01. и кодирование и декодирование ведется в соответствии с этим состоянием, С г 1 риходом следующих информационных символов на входы реглстрое сдвига 2., 4 старая информация сдвигается во вторые разрядц...

Номер патента: 1837385

Опубликовано: 30.08.1993

Авторы: Березняков, Головин, Снисаренко, Сорока

МПК: H03M 13/12

Метки: декодер, кода, пороговый, сверточного

...в режиме исправления ошибок в отличие от устройства-прототипа, где кратность исправляемых ошибок зависит от структуры ортогонального кода, а введенная избыточность используется для обнаружения ошибок кратности выше гарантированно исправляемых ортогональным кодом, Возможность реализации режима декодирования квазиортогонального сверточного кода с исправлением ошибок подтверждается следующим пимером. Пусть Ро(х)= х + х + х + 1 - парожда 2 ющий многачлен ортогонального сверточного кода. Используя известное выражение, позволяющее привести порождающий мнаточлен ортогонального кода к квазиортогональному, получим; Р(х)=х +х + х +х +9 7 б 5 +х + 1. При этом структура порождающего многочлена ортогонального сверточного кода позволяет построить 4...

Номер патента: 1839281

Опубликовано: 30.12.1993

Авторы: Гришин, Кондрахин, Орехов, Тябин

МПК: H03M 13/12

Метки: декодирования, кода, сверточного

...кода работает следующим образом.На вход 16 поступает сигнал "Начальная установка" (фиг. 5, Т 1), по которому устройство устанавливается в исходноесостояние, в частности в регистры веса узлов 23 И памяти путей 25 всех каналов 13обработки записывается нулевая информация, счетчик 4 и триггер б устанавливаютсяв исходное состояние, при этом запрещается через первый 7, второй 8 и третий 9 элементы И выдача всех выходных сигналов сустройства. По окончании сигнала "Начальная установка" устройство готово к приемуинформационного сообщения.Последовательность символов с информационного входа 14 синхронно с тактами навходе 15(фиг,5, Т 2) поступает на входы вычислителя 1 метрик ветвей (фиг. 5, Б, Тб), где длякаждой пары символов вычисляются...