Кастрюлев
Способ создания интегральных схем микросхем с диодами шоттки, имеющими различную высоту потенциального барьера
Номер патента: 1814432
Опубликовано: 20.04.1996
Авторы: Боднар, Кастрюлев, Корольков
МПК: H01L 21/265
Метки: барьера, высоту, диодами, имеющими, интегральных, микросхем, потенциального, различную, создания, схем, шоттки
...получить максимальный эффектувеличения высоты потенциального барьера высокобарьерных диодов Шоттки при минимальных токах утечки обратной ветви. Известно, что в процессе образования дисилицида титана на 1 нм . толщины слоя титана расходуется 2,27 нм толщины кремния. Таким образом, на взаимодействие, например, 45 нм титана расходуется 103 нм слоя кремния, что требует применения ионной имплантации бором с энергией 30 кэВ.Реализация самосовмещенной технологии формирования дисилицида титана с помощью одностадийной импульсной фотонной обработки в указанных режимах позволяет получать величины максимального логического перепада при минимальном 2 уровне легирования акцепторной примесью за счет большей степени электроактивации,. более...
Способ изготовления интегральных схем с диодами шоттки, имеющими различную высоту потенциального барьера
Номер патента: 1581142
Опубликовано: 27.01.1996
Авторы: Боднар, Кастрюлев, Корольков, Толубаев
МПК: H01L 21/82
Метки: барьера, высоту, диодами, имеющими, интегральных, потенциального, различную, схем, шоттки
1. СПОСОБ ИЗГОТОВЛЕНИЯ ИНТЕГРАЛЬНЫХ СХЕМ С ДИОДАМИ ШОТТКИ, ИМЕЮЩИМИ РАЗЛИЧНУЮ ВЫСОТУ ПОТЕНЦИАЛЬНОГО БАРЬЕРА, включающий создание в полупроводниковой подложке активных и пассивных элементов интегральной схемы, маскированных диэлектрической пленкой, вскрытие в ней окон к невыпрямляющим контактам и высокобарьерным диодам Шоттки, формирование на поверхности подложки во вскрытых окнах силицида платины, формирование фоторезистивной маски с окнами под низкобарьерные диоды Шоттки, вскрытие в окнах фоторезистивной маски поверхности полупроводниковой подложки, удаление фоторезистивной маски, нанесение барьерной и токопроводящей пленок и фотолитографию по ним для создания рисунка разводки, отличающийся тем, что, с целью повышения надежности...
Способ формирования многоуровневых межсоединений больших интегральных схем
Номер патента: 1547611
Опубликовано: 20.01.1996
Авторы: Боднар, Кастрюлев, Корольков
МПК: H01L 21/28
Метки: больших, интегральных, межсоединений, многоуровневых, схем, формирования
1. СПОСОБ ФОРМИРОВАНИЯ МНОГОУРОВНЕВЫХ МЕЖСОЕДИНЕНИЙ БОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ, включающий создание первого уровня межсоединений, нанесение межуровневого изолирующего покрытия и вскрытие в нем межуровневых контактных окон, нанесение второго уровня межсоединений, состоящего из слоев титана-вольфрама и алюминия, легированного кремнием, фотолитографическую обработку по второму уровню межсоединений с последовательным травлением алюминия и титана-вольфрама, формирование последующих уровней межсоединений, отличающийся тем, что, с целью повышения качества и надежности многоуровневых межсоединений, перед нанесением второго и последующих уровней межсоединений проводят обработку поверхности ионным или ионно-химическим травлением или травлением в...
Способ создания интегральных микросхем с диодами шоттки, имеющими различную высоту потенциального барьера
Номер патента: 1589932
Опубликовано: 20.12.1995
Авторы: Боднар, Кастрюлев, Корольков
МПК: H01L 21/306
Метки: барьера, высоту, диодами, имеющими, интегральных, микросхем, потенциального, различную, создания, шоттки
1. СПОСОБ СОЗДАНИЯ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ С ДИОДАМИ ШОТТКИ, ИМЕЮЩИМИ РАЗЛИЧНУЮ ВЫСОТУ ПОТЕНЦИАЛЬНОГО БАРЬЕРА, включающий формирование пассивных элементов и активных структур в монокремниевый подложке n-типа, нанесение диэлектрического покрытия, вскрытие в диэлектрическом покрытии контактных окон к эмиттерным областям и формирование эмиттерных структур, вскрытие контактных окон в диэлектрическом покрытии к базовым областям и областям формирования высокобарьерных диодов Шоттки, нанесения слоя платины и формирование силицида в открытых контактных областях, вскрытие контактных окон к областям формирования незкобарьерных диодов Шоттки, последовательное нанесение барьерного и токопроводящего слоев и формирование контактных электродов и...
Способ создания межуровневой изоляции межсоединений больших интегральных схем
Номер патента: 1577617
Опубликовано: 20.12.1995
Авторы: Барсукова, Кастрюлев, Розес, Ткачева
МПК: H01L 21/28
Метки: больших, изоляции, интегральных, межсоединений, межуровневой, создания, схем
СПОСОБ СОЗДАНИЯ МЕЖУРОВНЕВОЙ ИЗОЛЯЦИИ МЕЖСОЕДИНЕНИЙ БОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ, включающий формирование первого уровня межсоединений, нанесение пленки полиимида, создание межуровневых контактов и межсоединений второго уровня, отличающийся тем, что, с целью повышения надежности межуровневой изоляции межсоединений, перед нанесением полимида в него вводят бензимидазол в количестве 0,2-0,4% и проводят термообработку при 80-100oС.
Способ создания металлизации полупроводниковых приборов
Номер патента: 1679911
Опубликовано: 27.11.1995
Авторы: Кастрюлев, Розес, Сидорова, Ткачева
МПК: H01L 21/28
Метки: металлизации, полупроводниковых, приборов, создания
1. СПОСОБ СОЗДАНИЯ МЕТАЛЛИЗАЦИИ ПОЛУПРОВОДНИКОВЫХ ПРИБОРОВ, включающий формирование пленки барьерного металла Tiw, нанесение пленки Al Si, нанесение пленки фоторезиста, формирование рисунка межсоединений, удаление фоторезиста, ионно-химическое травление Tiw, отличающийся тем, что с целью повышения надежности полупроводниковых приборов, ионно-химическое травление пленки Tiw ведут на 2/3 толщины с дотравливанием в растворе перекиси водорода и уксусной кислоты.2.Способ по п.1, отличающийся тем, что дотравливание в растворе перекиси водорода и уксусной кислоты проводят при соотношении 1 1 и температуре 40 - 45oС.
Способ изготовления -р -высокочастотных транзисторных структур
Номер патента: 1499602
Опубликовано: 15.07.1993
Авторы: Глущенко, Исаев, Кастрюлев, Шамардин
МПК: H01L 21/331
Метки: высокочастотных, структур, транзисторных
...к еще более нежелательномупрофилю легированця, а следовательно, к уменьшению эффективности эмггтера в объеме полупроводника посравнению с поверхностью и снижегзигоусилительных свойств транзисторов.В конкретном примере козгичествопримеси в подложке регулируется дозой и энергией ионов. Так, при использовании барьерного слоя Бз.О толщи 2ной 0,27 мкм для внедрения в подложку 16 примеси используется ионныйпучок с энергией "66,5 кэВ, а длявцедрегня 50 . примеси энергия пучкасоставляет .- 86,3 кэВ.Пример конкретного исполнеггия способа,Па полупроводниковой подложкекремния и-типа проводимости с удельным сопротивлеггем р = 0,3 Ом смц с ориентацией поверхности вдолькрзсталчографгческих осей плоскости(100) Формируют барьерцьд слой двуокиси...