H03M 7/04 — в двоичной системе счисления

Номер патента: 421989

Опубликовано: 30.03.1974

МПК: H03M 7/04

Метки: 421989

...1 - бли)кайшее большее целое от величины, стоящей в скобках, и, 1),; /1,2, Л,.Регистры 2, 4 через дешифраторы 5, 6 и схсмы ИЛИ 16, 19 выдают разрешение схемам И 17, 20 ца прием и выдачу соответственно входных и выходных кодов.После обнуления преобразователя и зацисв регистры 2, 4 значности входного и выход ного кодов по шине 27 подается команда под готовки устройства к работе, по которой через схему ИЛИ 30 в первый разряд сдвигающе го ргистра 23 записывается единица, а тригге.ры олокпровкц 12 и 15 устяцаь.шваютс;/ сди 1 И 1 чцыс состояпи 51, При этом с единичных Бьходов триггеров 12, 15 подаются рязрсшс./пя блокирующей схеме И 32 пя пр)пуск я ктоВБх им им,)ьОВ 1//)ср/)Оря тяктОВыхи м пульсов 31.Так как триггеры 12, 15 находятся в...

Номер патента: 433636

Опубликовано: 25.06.1974

Авторы: Вологжанин, Яновский

МПК: H03M 7/04

Метки: каналасвязи, повышения, пропускной, способности

...4 и поступает в приемную часть системы, состоящую из дешифратора 5, накопителя 6 и устройства обработки 7.Устройство повышения пропускной способ.ности включает в себя накопитель 8, анализа.тор совпадений 9, устройство 10 формирования комбинации совпадения и сумматор 11, реализуюций суммирование по модулю 2 комбинации совпадения и кодовой комбинации, соответствующей символу алфавита,Прн передаче информации от источника 1 кодовые комбинации знак за знаком поступагот по входу 2 в анализатор совпадений 9. Информация от источника 2, поступившая по входу 13 в накопитель 8, также позначно считывается из накопителя 8 по входу 4 в анализатор 9, Если комбинация, поступившая по входу 12, не совпадает с комбинацией, поступившей но входу 4, то...

Номер патента: 435518

Опубликовано: 05.07.1974

Автор: Злотник

МПК: H03M 7/04

Метки: безызбыточногоs-разрядного, двоичного, двоичныйv-разрядный, код, кода, преобразования, разностный, с-вычетный

...кода окажется соответствующим номерам ненулевых разрядов 4, 8, 9, 11.На фиг, 1 изображена схема устройства применительно к образованию 3-разрядного исходного кода в 13-разрядный 4-вычетный разностный код; на фиг, 2 - временные диаграммы.Устройство содержит генератор тактовых импульсов 1, делитель в У/5 раз 2, делитель в Ь раз 3, регистр входного кода 4, счет- З 5 чик 5, конъюнкторы 6 - 6 з и 8 - 8 ь элементы задержки 7, - 7, дизъюнкторы 9, 10, входную шину 11, выходную шину 12, шину 13 установки в исходное состояние делителя 2 и шину 14 сброса счетчика.40а - ;гп - точки схемы на фиг. 1, для которых на фиг. 2 приведены временные диаграммы.Выход генератора 1 соединен с входами делителя 2 с коэффициентом деления Р/5, делителя 3...

Номер патента: 864289

Опубликовано: 15.09.1981

Авторы: Белков, Братальский, Людоговский

МПК: H03M 7/04

Метки: двоичном, единицы, коде, крайней, разрядном, шифрации

...узел коммутации 6, группу входов7 устройства, группу выходов 8 устройства,Устройство работает следующим образом.Шифрация крайней левой единицызаключается в том, что на выходе устройства формируется двоичный кочномера позиции крайней левой едиксодержащейся в заданном коде аоаапричем позиция разряда а имеет воомер 000000, а позиция разряда а 111111, Этот заданный код групяами по8 разрядов поступает на входы узлов2-4 , которые производят частичнуюшифрацию, т.е. Формируют код крайнейединицы в каждой группе, Этот код,вырабатываемый узлом частичной шифрации, на входе которого содержитсякрайняя единица. исходного кода, является младшими разрядами номера единицы устройства. Одновременно на дополнительном выходе в формируетсялпризнак...

Номер патента: 1208607

Опубликовано: 30.01.1986

Автор: Макаров

МПК: H03M 7/04

Метки: двоичного, кода

...преобразователя производится подачей на вход 17 сигнала "Сброс", на входы 14 - двоичного кода преобразуемого числа, а на входы 15 - двоичного кода управления (признака числа). Сигнал "Сброс", проходя через элемент 8 ИЛИ, записывает в регистр 3 двоичный код преобразуемого числа и сбрасывает счетчики 4 и 6 в нуле 10 5 50 второй элемент 11 И на счетный входсчетчика 4. На выходе счетчика 4появляется код 0001, которыйвключает второй канал дешифрато ра 5 и выбирает из ПЗУ код константы Сб . Процесс формирования разрявые состояния, а признак числа,присутствующий в течение всего цикла преобразования, подается на первые адресные входы блока 1 памяти,обеспечивая выбор группы константиэ ПЗУ для заданного вида преобразования,После окончания...

Номер патента: 1216830

Опубликовано: 07.03.1986

Авторы: Братальский, Натансон, Тюриков

МПК: H03M 7/04

Метки: кодов, преобразования

...информации. Цель изобретения - упрощение устройства.Устройство содержит два двоичных счетчика 1,2, элемент И 3, блок 4 памяти, элемент 5 сравнения и триггер 6. Блок 4 памяти может быть выполнен на ПЗУ, в которое записаны чисЛа, удовлетворяющие условию: х, =ах =Х,+1 Ф 4 Счетчик 1 имеет число разрядов:Составитель О.РевинскийТехред Т.Дубинчак Редактор Н.Рогулич Корректор А.Зимокосов. Заказ 1005/81 Тираж 818 ВНИИПИ Государственного,комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д.4/5Филиал ППП "Патент", г.ужгород, ул.Проектная, 4 3 1216830 4соединены соответственно с.вторыми формационным входом устройства, вывходами элемента сравнения и с адрес- ход элемента сравнения подключен к ными входами блока...

Номер патента: 1261121

Опубликовано: 30.09.1986

Автор: Попов

МПК: H03M 7/04

Метки: двоичном, единиц, количества, числе

...8 - с входом установки 6 в ноль, при этом инверсный выход триггера 6 является управляющим выходом 11 устройства. Придругом выборе логических уровней 15 указанные входы триггера 6 меняютсяместами, а к управляющему выходу 11подключается прямой выход триггера 6,Устройство работает следующимобразом.20 Исходное состояние устройствахарактеризуется тем, что триггер 6установлен в состояние "0" (не показано), а по входам 9 через элементы 3 ИЛИ в регистр 1 принят анализируемый двоичный код числа. Работаустройства начинается по сигналу пус.ка, который поступает на вход 10,устанавливает триггер б в состояниезапуская формирователь 7. Пусть 30 в регистр 1 принят двоичный код1010. При этом элемент И 2 з закрыт,а элемент И 2 открыт по первому...

Номер патента: 1307593

Опубликовано: 30.04.1987

Автор: Жуков

МПК: H03M 7/04

Метки: двоичных, декодирования, кодов, хэмминга

...один из входов элемента И 9,На следующем такте второй счетчик 16 импульсов устанавливается в нулевое состояние, на выходе элемента И 65 появляется уровень "1", который при - водит к тому, что на выходе элемента И 9 также устанавливается уровень "1", Вследствие этого открываются ключи 12 и "1", записанная в регистре 11 сдвига, переписывается в соответствующий разряд первого регистра 10 сдвига. Таким образом происходит коррекция ошибки типа стирание.Далее по заднему фронту сигнала, поступающего с выхода элемента И 6, триггер 17 устанавливается в нулевое состояние, Элемент И 4 открывается, и тактовые импульсы вновь начинают поступать на тактовые входы первого 10 и второго 11 регистров сдвига, в результате чего осуществляется сдвиг...

Номер патента: 1314461

Опубликовано: 30.05.1987

Авторы: Зиновьева, Киселев, Циколин, Шатунов

МПК: H03M 7/04

Метки: видеокод, кода, преобразования, телеграфного

...21 закрыт по первому входу, а ключ 22 открыт сигналом с выхода ждущего мультивибратора 20. Сигнал несущей частоты через ключ 22 проходит на выход сигнала несущей частоты устройства для преобразования телеграфного кода в видеокод.1При появлении сигнала 1 с второго выхода первого блока 16 задержки (через 2 с после подачи "1" на его вход) открывается ждущий мультивибратор 20 и на каждый импульс частоты строк вырабатывает сигнал "Фаза" (бестоковый импульс длительностью 8 Х от длины строки). Этим сигналом ключ 22 и элемент.И 21 закрываются на время его длительности, формируя сигнал несущей частоты, промодулированный сигналом "Фаза". При появлении сигнала "1" с третьего выхода первого блока 16 задержки (через 12 спосле подачи "1" на его вход)...

Номер патента: 1322480

Опубликовано: 07.07.1987

Автор: Попов

МПК: H03M 7/04

Метки: двоичном, единиц, количества, числе

...счетчика без изменения с переходом к анализу очереднойпары комбинаций 11 и ОО,Если при этом в процессе поискатаких пар встречаются только комбинации 11, то э счетчик прибавляется 1,если встреч:цотся только комбинации00, то из счетчика вычитается 1.Коррекция может быть осуществленапредварительной записью кода и/2 всчетчикАнализируемый код через информационные входы 18 и 19 заносится в регистр 1, В счетчик 17 заносится свходов 21 коц числа и/2. На вход 20подается импульс запуска и триггер 16переходит в единичное состояние, открывая элемент И 13, Элементы И 2 выделяют последовательно комбинации 11,элементы И 4 - комбинации 00.1322480 ции 00 аналогичным образом из содержимого счетчика вычитается единица.После того, как все...

Номер патента: 1349007

Опубликовано: 30.10.1987

Автор: Герасимов

МПК: H03M 7/04

Метки: кода, позиционного, шифратор

...сигнал О, который, поступая на второй вход элемента 5, разрешает прохождение импульсов тактовой частоты на вход счетчика 6.При вводе информации в шифратор на одном иэ выходов блока 6 возникает сигнал "1", что соответствует появлению определенного значения унитарного кода на информационных входах коммутатора 7При совпадении кодовой комбинации, снимаемой со счетчика 6, с кодовой комбинацией, разрешающей прохождение сигнала 1" именно с данного информационного входа коммутатора 7 на его выход,на последнем появляется сигнал "1", Этот сигнал запрещает прохождение импульсов тактовой частоты с генератора 4 на вход счетчика 6, и последний останавливается, принимая значение х = 1 позиционного кода.Фронт перехода с "0" в "1" обуславливает...

Номер патента: 1361722

Опубликовано: 23.12.1987

Автор: Музыченко

МПК: H03M 7/00, H03M 7/04

Метки: кодов

...с прямым входом х-го эле-.мента И, инверсный вход которого соединен с выходом многопорогового элемента с порогом а;(а ;,а,), а 40 выход - с -м выходом блока 1,(р)-м.выходом блока является выход многопорогового элемента с порогом а .,Кроме того, блок 1 анализа входного кода может быть выполнен в виде многопорогового элемента, описанного выше, выходы которого соединены с входами параллельного счетчика числаединиц в коде.Блоки 2 и 3 начальной установкиФсчетчиков могут быть выполнены следующим образом.При первой из описанных выше реализаций блока 1 анализа входного квда, блок 2 и 3 начальной установки может быть выполнен в виде группы элементов ИЛИ. Каждый элемент ИЛИ соединяется выходом с входом установки1361722 в "1"...

Номер патента: 1438005

Опубликовано: 15.11.1988

Автор: Петренко

МПК: H03M 7/04

Метки: двоичного, код, кода, позиционно-знаковый

...1011101, на выходе (+) 1 9 формируется код вида + 1010001, поскольку "1" с входной . шины 2 поступает непосредственно на выход (+) 19, кроме того, элементы И 4 2 и б имеют "1" на выходах, так как на входах элементов НЕ 8 и 12 присутствует "0".("0" нв вписаны).Если подсчитать число "1"жительном и отрицательном рато они для любой кодовой комбобязательно равны междусобойчем и основан функциональныйработы различных устройств,щих впозиционно-знаковой си Предлагаемый преобразователь работает следующим образом.Двоично-позиционный код формирует" ся путем окаймления каждой единичной группы разрядов входного кода единирей старшего разряда в положительной группе разрядов выходного кода и единицей младшего разряда в отрицательной: группе...

Номер патента: 1510096

Опубликовано: 23.09.1989

Авторы: Зеленевский, Михайлов, Сивов

МПК: H03M 7/04

Метки: информации, кодирующее, передачи, системы, цифровой

...блоку,С первого синхронизирующего выхода формирователя 3 сигнал поступаетна вход информационного кодера 5. Наего выходах формируются кодовые комбинации по принципу биортогональногокода (16,5,8), которые подаются наинформационные входы первого блокаключей 7.С второго синхронизирующего выхо 50да формирователя 3 сигнал следует навход проверочного кодера 6, на выходах которого формируются кодовые комбинации по принципу ортогональногокода (32,5, 16). Данные кодовые комби 55нации поступают на информационныевходы второго блока ключей 8.Выходной сигнал дешифратора 4 разрешает соответствующим первому и вто 4рому блокам ключей 7 и 8 выдачу через первый и второй элементы ИЛИ 9 и 10 комбинаций информационного (биортогональный код 16,5,8) и...

Номер патента: 1547071

Опубликовано: 28.02.1990

Авторы: Борисенко, Мирошниченко, Соловей

МПК: G06F 15/00, H03M 7/04

Метки: кодов

...С выхода регистра 1 текущей выборки на первый входсумматора 7 и на второй вход блока 8поступает число 3, а с выхода Формирователя 5 на второй вход сумматора 7и первый вход блока 8 - число 1. Приэтом блок 8 выдает на первый входблока 6 синхронизации, т,е, на инФормационный вход триггера 20, сигнал"Больше или равно (3)1).Отрицательный Фронт синхросигналапо входу 12 преобразователя записывает сигнал Больше или равно" в 71 6триггер 20 и открывает элемент ИЛИИ Е 21, Таким об раз ом, сиги ал с инверсного выхода триггера 20 поступает на третий (управляющий) вход сум-.и иматора 7 в виде команды Вычитаниет.е, на выходе сумматора 7 имеетсяразность двоичного кода числа 3 спервого входа и числа 1 с второговхода, т,е, 3-1=2. Одновременно этотсигнал...

Номер патента: 1547072

Опубликовано: 28.02.1990

Авторы: Панца, Попов, Шибаев

МПК: G06F 11/10, H03M 7/04

Метки: двоичном, единиц, количества, числе

...к прямым выходам (+1)-го и (+и/2+1)-го разрядов и-разрядного регистра, первый инверс 50 5 154707чающий наличие четырех единиц в анализируемом коде 1001.1010.Если после очередного тактовогоимпульса на входах элемента И-НЕ 145устанавливается комбинация 10, тоэлемент И 11 открывается по третьемуи первому входам, а элемент И 12 закрывается по третьему входу, Поэтомуочередным тактовым сигналом производятся прибавление 1 к содержимомусчетчика 17 и через элемент 15 задержки установка в "0" соответствуюцего разряда первой половины регистра 1, Время задержки элементом 15 задержки определяется переходными процессами в элементе И 11 (И 12) и,счетчике 17.Если же после очередного импульсана входах элемента И-НЕ 14 устанавливается...

Номер патента: 1656686

Опубликовано: 15.06.1991

Авторы: Азаров, Ваховская, Петренко

МПК: H03M 7/04

Метки: двоичного, код, кода, позиционно-знаковый

...двоичных кодов иусловие наличия единиц в старшем разряде группы отрицательных разрядов кода и в младшем разряде группы положительных разрядов кода для отрицательных двоичных кодов должно выполняться обязательно, так как это свойство позиционно-знакового кода. На данном свойстве основан контроль знака преобразуемого входного кода,Всевозможные искажения формы выходного кода являются признаком нарушения функционирования устройства. На этом основана возможность контроля работоспособности преобразователя без использования специальных Контрольных кодов, так как формируется код с одинаковыл числом положительных и отрицательных единиц,Формула изобретения Преобразователь двоичного кода в позиционно-знаковый код, содержащий и, где и -...

Номер патента: 1709536

Опубликовано: 30.01.1992

Авторы: Понеделко, Филиппенко

МПК: H03M 7/04

Метки: кодов

...регистр 3, одновибратор 4, экие- . ции, тз - величина задержки. мент задержки 5, элемент ИЛИ 6, входы 7 и: Преобразователь кодов работает следу- выходы 8, управляющий выход 9, . ющим образом.На временной диаграмме (фиг.2) пока- . Преобразователь находится в исходном зано: входы 7 (3, 3 + 1, 3+2, 3+3) входного состоянии (например, после включения регистра 1,один из возбужденных выходов питания), при этом выходной регистр 3 Мвходного регистра 1, выхододновибратора обнулен, входной регистр 1. фиксирует ин, один из возбужденных выходов выходно- формацию только на момент действия имго регистра 3, пульса записи, а в остальное время Как видно из временной диаграммы, ре- действует как повторитель, Если на входы/ гистр 1 срабатывает по...

Номер патента: 1711165

Опубликовано: 07.02.1992

Авторы: Дрозд, Йорданов, Лаздин, Полин

МПК: G06F 11/00, H03M 7/04

Метки: двоичном, единиц, коде, количества, п-разрядном, параллельного, счета

...З.К группы поступает для сложения на вход переноса Ро последующего сумматора З.К+1 группы. На входы переноса первых сумматоров каждой группы поступает нулевой уровень. Выходы переноса 5 сумматоров 3, К предыдущей группы поступают на входы А и В сумматоров З.К после, дующей группы, и которой также сигнал суммы каждого предыдущего сумматора З.К подается на вход переноса последую щего сумматора З,К+1, При этом с выходов суммы последних сумматоров З.К первой, второй и т,д. групп снимаются соответственно первый (младший), второй и т,д. (по количеству групп) разряды двоичного кода а 15 количества единиц числа А, Старший разряд кода а снимается с выхода переноса сумматоров З.К последней группы.Код а поступает на входы выходного...

Номер патента: 1783617

Опубликовано: 23.12.1992

Авторы: Согоян, Стунжас, Федорченко

МПК: H03M 7/04

Метки: двоичном, единиц, коде, количества, подсчета, разрядном

...являются соответственно первым - (1 оя 2 п - 1)-м разрядами выходов устройства.Блок суммирования (фиг.2) содержит первый-третий трехвходовце сумматоры 1- 3, первый и второй полусумматоры 4 - 5, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 6, элемент НЕ 7 и первый - третий мультиплексоры 8 - 10, управляющие входы которых объединены и являются входом переноса блока, входы сумматоров 1 и 2 являются информационными входами блока, выходы суммы треквходовых сумматоров 1 и 2 соединены с входами первого полусумматора 4, выход переноса которого и выходы переноса сумматоров 1 и 2 подключены к входам третьего трехвходового сумматора 3, выход переноса которого соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6 и первым информационным входом мультиплексора 8, выход...

Номер патента: 1829119

Опубликовано: 23.07.1993

Авторы: Дрозд, Мельничук, Полин

МПК: H03M 7/04

Метки: единиц, количества, подсчета

...и содержит сумматоры первой группы 3, сумматоры второй группы 4 и сумматор 5, все входы сумматоров первой группы 3 являются входами блока, выходы суммы и переноса первого 40 сумматора 3.1 группы соединены соответственно с входами первого и второго разрядов первого слагаемого первого сумматора 4.1 группы, вход переноса которого подключен к нулевой шине, первый и второй выходы 45 первого разряда и выход второго разрядакаждого предыдущего сумматора группы 4 соединены соответственно с входом переноса и входами первого и второго разрядов первого слагаемого последующего суммато О ра группы 4, входы первого и второго разрядов второго слагаемого каждого сумматора группы 4 соединены соответственно с выходами суммы и переноса сумматора группы 3 с...