421989

эстен)1 -.: .ес(ай 1 б й , а а О . ,ъ: м .) А САНИ СПИ 421989 Союз Советскик Социалистических Респубгикависимо аявлено та детельства 22683/18-24 М. Кл. С 06 5/02.12.71 1 присоедииеииехриоритет -вки -осударстеенный намитеСовета Министров СССРпо делам изобретенийи открытий ублико аио 30.03.74. Бюлле ликования описания.75 ата опх Авторыизобретеш И. Денисенко апов Заявител ганрогский радиотехнический инстит ПРЕОВРАЗОВАТЕЛ Ь и-ЗНЛЧ НОГОВ р-ЗНАЧНЫй КО ОД ВОИЧН зоора Изобретение Относится к области автоматики и вычислительной техники и может Оыть использова 1 ю Лля преобразования Двоичных кодов.1 звсстсн преобразователь и-значиого двоичного кода в р-значиый код, содержащий блок считывания информации с перфолент, ирсос)разоватсль параллельного кола в посссдоватльный, сдвигающий регистр, мсыии цскис переключатели разрядности и выходное устройство. В известном устройстве отсутствусг Возаожиость раооты с е)сиих)оннэми;а Г- ик 11 ои Входи) й и ифор )111 ции и ирисапикахи выходной ииформа)и)и.Прсдложсииос устройство отликается тем, что щхол 1 и рвои схемы сравнения через вторук) схему И гИ соединен с нулевыми Входами первого счетчика и первого триггера с);10 кн 1 эовки, ВыхОд Второй схех 1 ы сраВисния через третью и четвертую схемы ИЛИ сосдинсм 1 с нулевыми входами второго счетчика и второго триггера блокировки соответствеи- Н), иулс вой выход псрвого триггера блокировки содипеи с латчиком входного кода, нулевой выход второго триггера Олокировки соединен с входом схемы И разрешения считывания, выход которой соединен с входами выходных схем И и входной схем. ИЛИ второго трип ра блокировки, выход генератора импульсов соединен с входом первой схс. -мы И, с входами которой соединены единичные выходы триггеров блокировки, выходпервой схемы И соединен с импульсным входом сдвигаощего регистра, со счетных вхо) лом первого счетчика и через вторую схемуИ - со счетным входом второго счетчика,в хол переноса старшего разряда сдвигаощсго регистра соединен с единичным входомтриггера подготовки и с входом трстьей схемы И, с вторым входом которой соединеннулевой выход триггера подготовки, выходтретьеи схемы И соединен с входом чствертой схемы И 1 И, сдиш 1 чный выход триггераН)дготовки солиисч 1 с входом второй схемы1 И,Это позволяет расширить область примсн- ии 51 устройства за с 1 ет Возможности согласо.В 11 иия его с 51 синхронныхи датчикаъ 1 и Входиоиинформации и приемниками вь)ходной иифор 20 мации, т, с. позволяет преобразовывать входные коды произвольной значности и, поступа 1 ощие через произвольные интервалы времени,в Выходные коды произвольной значности р,потупающие в приемник по сигналам готов) исти последнего, а также упростить устройство за счет исключения мсханичсс(Нх элементов.Функциональная схема устройстважена на чертеже.ЗО Шины 1 соединены с входами регистра 2:, к которым подсоедецены также ВыхОдыс/т/и ков 9, 10.Вьход схемы сравнения 7 соединен через,хому ИЛИ 11 с нулевыми входами счетчика 9 и триггера блокировки 12, Выход схемысравнения 8 соединен через схему ИЛИ 13 снулевым входом счетчика 10 и через схемуИЛИ 14 - с нулевым входом триггера блокировки 15.Выходы дсшефратора 5 соединены черезхсмы ИЛИ 16 с входными схемами И 17/го следующему правилу: вход 18 /-ой схемыИ 17 соединен через -о схему ИЛИ 16 совсеми выходами дешифратора 5, кроме нерБых (/1) вьХодов. Вход 18 последней схемыИ 17 (верхней пя чсртеже) соединен пепосрсдствеиио с последним выходом дешифряГЕ 5.Ьыходы дешифратора 6 аналогичным образом соединены через схемы ИЛ 1 Л 19 с выходными схемами И 20; вход 21 -й схемыИ 20 соединен через тО схему ИЛИ 19 совсеми выходами дешесрратора 6, кроме первых ( - 1) выходов, а вход 21 последней схемы И 20 сосдппеп с последним выходом дсшифряторя 6,Шины 22 БхОДпых -Зпя 1 пых 1 ОДОВ сосдпп(.пы ч рез Входные схемы И 17 с Бх),//сдвиггпощего регистра 23, ьчходы ,оторого/срез Выходцыс схсмы И 20 сос,п/11/шинами 24 вьход/ьх кодов.Шина 25 установки в 0 всех элсмсп/овпамяти преобразователя соединена с и сьыми входами триггера подготовки 26 и триггра блокировки 15, а также через схемыИЛИ 1, 13 с нулевыми входамп сит:Икове/, 10 и триггера блокировки 12.Шина 27 подготовки соединена через схемуИЛИ 28 с едшичным входом трптсря 12,черсз схсму ИЛИ 29 с единичным Входо 1триггера 1) и через сыму ИЛИ )О с Входоммладшго разряда двигающего регистра 23,1.,дини:ИБ 1 с Быхоы трпГГсроВ Ог/ок/ровкп/2 и 15 ц Выход Геперято)51 тактовых и мну,1/сов 31 Осдее/Ь 1 с вхо(ям Схе/ы И 3),ВЫХОД КО ОРО/ СОСД 11)С/ С П)1 ПЛЬСПЬ)1 /)ХО,(ОМДБИГЯОпГО реГИ(тр 1 )3 со с/стпь 1 БхОДО)1.т:ке) 9 1 срез схс)м 11 33 со с/етпь)Входом счтчикя 10.Шина 34 разрсшсппя записи входного ко;(ясоед)Непа через схему ИЛИ 28 с сдпничиымвюдам тршт ра 12, нулевой выход которо)оОед;шсп ш: пой 35 запроса (т. с, с дятч - входного кдя).1 ОДЫ хе) И 36,0 дипспы ивы)20 10 разрешения считывания выходного кода (т, е. с приемником выходного кода).Преобразователь работает следующим образом.Перед началом работы устройство обнуляется, Для этого по шине 25 подается одиночньи импульс, обнулящий все элементы памяти преобразователя, кроме регистров значности входного и выходного кодов. Затем по шинам 1 на регистр 2 записывается знач.ность и входного кода. Одновременно по ши.нам 3 в регистр 4 записывается значность р выходного кода.Число разрядов А регистров 2, 4 определя.ется выражением Й = 1 орЬ, где А - макси мально возможная значность входного и вы ходного кодов; 1 - бли)кайшее большее целое от величины, стоящей в скобках, и, 1),; /1,2, Л,.Регистры 2, 4 через дешифраторы 5, 6 и схсмы ИЛИ 16, 19 выдают разрешение схемам И 17, 20 ца прием и выдачу соответственно входных и выходных кодов.После обнуления преобразователя и зацисв регистры 2, 4 значности входного и выход ного кодов по шине 27 подается команда под готовки устройства к работе, по которой через схему ИЛИ 30 в первый разряд сдвигающе го ргистра 23 записывается единица, а тригге.ры олокпровкц 12 и 15 устяцаь.шваютс;/ сди 1 И 1 чцыс состояпи 51, При этом с единичных Бьходов триггеров 12, 15 подаются рязрсшс./пя блокирующей схеме И 32 пя пр)пуск я ктоВБх им им,)ьОВ 1//)ср/)Оря тяктОВыхи м пульсов 31.Так как триггеры 12, 15 находятся в единициом состоянии, то на шины 35, 39 не подаот ся сигналы готовности преобразователя к приму илп выдач( входных плп вход//ьх кодов.( о///р;)//) схс:,)ы И 32 тактовые импульсы поступ/пот на счетный вход счетчика 9 и сдвигают записанную в младший разряд сдпциц подготовки о регпстрм 23. При сдвиге дишщы подготовки пя и разрядов, где и - зяписяппе)5 В ргпстрс 2 зпачпостькода сыма срявисппя 7 выдает сигнал, устяявч)п/ек)щп) триггер Олокпровки по Входу 12 Б и,сьос сост 051 цпе и ОопуЛ 5)п(п 1 сСтчик 9.1 ре этом блокируется схема И 32, а по шпис 35 посылается сигца. готовности преобразовгтля к приему входного кода, Преобразователь входит в состояние ожидания входного ода,Входной код по шинам 22 через схемы 1 Л 55 7 поступает в и младших разрядов сдвигающсго регистра 23. Одновременно с этим по шпнс 34 поступает сигнал сопровождения входного кода, который устанавливает тршгср 12 в единичное состояние. Схема И 32 дсолокирустся, Тактовые импульсы начинают поступать па счетный вход счетчика 9 и сдвпгап В регистре 23 единицу подготовки, нахо/БпуОС 5 перед этим в (и+1)-м разряде, и ВОдпо к/д, зяИсе)11 пый В и м;Ядших разр 51- Ь 5 (ЯХ. 1 Я С.) ЦПЛ ПОВОР/ЕТС 5.Лроцесс подготовки продолжается до тех пор, пока единица подготовки сдвигается по регистру 23. При выходе с последнего разряда единица подготовки через выход 37 поступает на единичный вод триггера подготовки 26 и через открыпгую схему И 3( и сх 3,3 у:1 Л 11 14 - иа нулевой Вход тршгера блокировки 15. При этом с единичного выхода триггера 15 подается запрещающий сигнал на схему И 32, прерыва(ощий подачу тактовых импульсов, а с нулевого выхода триггера 15 по шине 39 посылается приемнику информации сигнал готовности преобразователя к выдаче выходного кода; при этом выдается разрешсш)с схеме И 38 на передачу поступающей по шине 40 команды считывания выходного кода, Кроме этого, после перехода триггера подготовки 26 в единичное состояние, выдается разрешение схеме И 33 на пропускание тактовь) импульсов ня счетный вход счетчика 10. Е 1 а этом этап подготовки преобразователя заканчивается,В дальнейшем ири поступлении по шине 40 команды считывания выходного кода открыва(отея выходные схемы И 21 и ио шинам 24 считывается выходной код из р старши. рязр 53 дов регистра 2. Одновременно с эти триггер 15 устанавливается в единично( состояии и выдаст р)зрчисш)с сх.; И 32 иа грОН(е)(иие тактов(х и:иулсов еоторь)(. г(0 т(г)30 т и 3 сч(тиь 3(ъ входы с 3 тиков 9, 10 и сдв)3 Г(330 3(и(1)(аии(о 330 ре)ч(стру 23.1 (3( 3 0ьеО В ( 3 т 3(е( .)дст з)3 ( Н(яио чи с(30 3 3 33 33 ( 3 т (ик 10 чи(,30 1) ) )то )(ожст происи)дить и одиовре)Нио), схема рави- иия 7 или 8 сбросит в ноль соответгвенно тр)иггср б,)оеировки 12 и счет и к 9 или триггер блокировки 5 и с Отчие 10, и ирсобразо- ВТ(33 ОСТЯ)ОБИТ СВ 030 РЯОТУ В ОЖИ;ЯНИН ПОСГ ИЛЕИ(:и ОЧР(Д(н)ГО ВХДНОГО (;ОДЯ 3)ЛИ В ОЖИДЯИИИ СЧИЫВЯ 33335 03 РЕДИОГО ВЬ(ХО:)НОГО ЕОДЯ.П ) с .1; ( т и . 0 б р ( т, и и 51)собра.3в(3 , 3,3.:333533 нОГО ДВОН 33ГО е)- ,3(3 В 1)-з)3и(33 е,(, со (сржзВии р(Н(т) 0 ИЯ 3(ОСТИ ВХО, 3031) И ивОДНОГО ЕО033, ЕГ3. (И ИЛ ЕОТОВЫ С)(Л;И 3(И ( ВХОД;3)333 :ОТВ(- , . .",иГО;3.3(1)/):3(0) Я 33 (".5333,"Р;)В)3, (и)3,причем другие входы каждой схемы сравнегп)я соединены с выходами соответствующего счетчика, выходы первого дешифратора через первую группу схем ИЛИ соединены с входами соответствующих входных схем И, выколи второго дсшифратора через вторую группу схем ИЛИ соединены с входами выходнь(х схем И, выход первой входной схемь И через первую схему ИЛИ соединен с входом младшего разряда сдвигающего регистра, выходы остальных входных схем И непосредственно соединены с входами соответствующих разрядов сдвигающего регистра, выходы которого соединены с входами соответствующих выходных схем И, триггеры блоЕ 33 ровки, с единичны входом каждого из 0- торых со;динен выход соответствующей входной схемы ИЛИ, триггер подготовки, схемы И и ИЛИ, генератор импульсов, Отличиюи 1 ийся тем, что, с целью расширения области применения и упрощения устройства, выход первой схемы сравнения через вторую сх- му ИЛИ соединен с нулевыми входами первого счетчика и первого триггера блокировки, выход второй схемы сравнения через третью и четвертую схемы ИЛИ соединен с нулевыми входами второго счетчика и второго триггера блокировки соответственно, нулевой выход первого триггера олоеировеи соедин(3 с датчиком входного кода, нулевой вы:од второго григгеря блокировки соединен с входом смы 11 рязрс)иеии)( считыВяни 53, В)ход которой со(.,(ии(и с ВЕОдяи Вь)одиы сх) 11 и Входной сх:)и ИЛИ ВторОГО тр)3 ГГ- Р( ОЛОЕИРОВЕ 33, В 1)ХОД Г(. Н(.Р ВТОРЯ И,31(ЬСОВ соединен с вхдом первой семы И, с входами которой соединены единичны выходы триггеров блокировки, выход первой схемы 11 соднии с и(п".3 ьсиь) Входо сдВ)(гя)0- щего регистра, со счетным Входом первого счетчика и через вторую схему И - со счег)ь(:) Входо. Второго с 3 тчикя, Выход перенося тяршсго разряда двигающего регистра одини сдииич (ым входом триггера иодго- ОВ)и 33 (. В. Одо) 3 рВе) хс.Н 11, ( Вторым вхог(о(3 еторой со(днии нулевой ш.Од гр 3(ггср; Гдготовеи и)ход трс)ьей схмы "И. (0.33333(3 с 3)ходом ч(гв(ртой (,3 3 ;11,11, ,и(3(ич 3(ь 3 Вь)ход гри(Гра ийдГОтове)3 (ч)един 33 В 01м В(орой с)(ы 11.Заказ 5585 Изд.1426 Тираж 624 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений н открытии Москва, Ж, Раушская набд. 4/5 Череповецкая городская типография