Цифровой интегратор с контролем

Союз Советских Социалистических Реслвйик(23) ГриоритетОпубликовано 25.12.76, Бюллетень Мв 4Дата опубликования описания 08.02.77 арственный комите Совета Министров СССРпо делам изобретенийн открытий 3) УДК 681.326. В. Альвинс и Г. Л, Рубинштейн 1) Заявптел НТЕГРАТОР ЦИФРО ОЛЕ быть не более одной единицы, которая последовательно передвигается от первого до и-го разряда и осуществляет опрос элементов И.Импульсы с элементов И через элемент ИЛИ поступают на вход декодирующего устройства, обнаруживающего ошибки в работе цифрового интегратора в режиме контроля.В рабочем режиме декодирующее устройство,переключается таким образом, что обеспечивает коэффициент деления в А раз.Надежность работы известного цифрового интегратора снижается за счет использования в рабочем режиме узлов, необходимых только для контроля цифрового интегратора, а именно кодирующего и декоднрующего устройств.Недостаточная достоверность контроля ци. фрового интегратора, обусловлена тем, что относительная доля необнаруживаемых отказов равна 1/А поскольку используется контроль по тос 1 А; контроль производится только при некоторых значениях подинтегральной функции, близких к значению, существовавшему в момент включения режима контроля, а поэтому цепи переноса некоторых разрядов реверсивного счетчика и некоторые входы вентилей могут остаться непровереннымп в контрольном и рабочем режимах используются разные цепи переноса делителя частоты.Цель изобретения - повышение т адежности матике и вьк методаминтег ат Изобретение относится к авто- числительной технике, а именно и устройствам контроля цифровых р оров.Известен цифровой интегратор с контролем, содержащий реверсивный счетчик, выходы которого через элементы И соединены с входами регистра, и блок контроля (11. Этот интегратор отличается сложностью, так как сравнение показаний счетчика и регистра производится в каждом разряде.Наиболее близким техническим решением к изобретению является цифровой интегратор с контролем, который содержит делитель частоты и реверсивный счетчик, единичные выходы разрядов которых через элементы И и элемент ИЛИ соединены с выходом цифрового интегратора, РЧЯЯ-триггер знака, выходы которого соединены с входами сложения и вычитания реверсивного счетчика, и блок контроля, Шина счетных импульсов соединена с счетным входом делителя частоты 2,В известном устройстве числа, поступающие на вход реверсивного счетчика интегратора, кодируются умножением на некоторое постоянное целое число А,Цепи делителя частоты в режиме контроля переключаются таким образом, что он превращается в сдвигающий регистр. В любой момент времени в сдвигающем регистре должно н 1540269работы цифрового интегратора за счет упрощения устройства и,повышения достоверности контроля.Достигается это благодаря тому, что в блок контроля введены коммутатор режимов, формирователь импульса, имитатор выходных сигналов и схема сравнения, причем первый вход коммутатора режимов соединен с входом импульсов приращения подинтегральной функции, второй вход коммутатора режимов соединен с нулевым выходом и-го разряда делителя частоты, третий вход - с шиной управления реверсом, шина управления режимом соединена с четвертным входом коммутатора режимов, 7-входом РУКА-триггера знака и с входом формирователя импульса, выход которого соединен с первым Я-входом РЪК 8- триггера знака и с Ь-входами реверсивного счетчика и а-го разряда делителя частоты, первый выход коммутатора режимов соединен со счетным входом реверсивнго счетчика и с С-входом РУКА-триггера знака, второй и третий выходы коммутатора режимов соединены с вторым Я-входом и К-входом РУК 8-триггера знака соответственно, Р-вход РУКА-триггера знака соединен с единичным выходом и-го разряда реверсивного счетчика, первый вход имитатора выходных сигналов соединен с нулевыми выходами разрядов делителя частоты, второй вход - с шиной счетных импульсов, третий вход - с единичными выходами разрядов реверсивного счетчика, а его выход - с,первым входом схемы сравнения, второй вход которой соединен с выходом цифрового интегратора, выход схемы сравнения является выходом блока контроля,На чертеже представлена принципиальная схема предлагаемого цифрового интегратора с контролем.Схема содержит контролируемый цифровой интегратор 1, блок 2 контроля, коммутатор 3 режимов, имитатор 4 выходного сигнала, схему 5 сравнения, реверсивный счетчик 6, делитель 7 частоты, формирователь 8 импульса, элементы И 9, элемент ИЛИ 10, логический элемент И - ИЛИ 11, элементы 12 и 13 запрета, дешифратор 14 нулей, дешифратор 15 единиц, элемент И 16, РУКЬ-триггер 17 знака, шина 18 счетных импульсов, шина 19 импульсов приращения подинтегральной функции, шина 20 управления реверсом, шина 21 управления режимом, выход 22 цифрового интегратора, выход 23 блока контроля.Коммутатор 3 режимов содержит логический элемент И - ИЛИ 11, состоящий из двух элементов И, выходы которых объединены элементом ИЛИ. Первые входы элементов И элемента И - ИЛИ 11 подключены к щине 19 импульсов приращения подинтегральной функции и к нулевому выходу и-го разряда делителя 7 частоты соответственно, вторые входы - парафазные и соединяются с шиной 21 управления режимом. Выход элемента И - ИЛИ 11 соединен со счетным входом реверсивного счетчика 6. Коммутатор 3 режимовОт следующего положительного перепада на выходе делителя 7 частоты реверсивный счетчик 6 перейдет в состояние 11 1. Г 1 ри этом на Р-вход триггера 17 знака поступит сигнал установки в единичное состояние и пс заднему фронту входного сигнала произойдет переключение. 6065 4содержит также два элемента запрета 12 и 13,у которых входы запрета соединены с шиной21 управления режимом, Второй вход первогоэлемента запрета 12 соединен с шиной 20 уп 5 равления реверсом, а его выход соединен свходом второго элемента 13. Выходы первогои второго элементов запрета соединены с Ьи К-входами Р 7 К 5-триггера 17 знака соответственно.Цифровой интегратор с контролем работаетследующим о бр азо м.В рабочем режиме на вход реверсивногосчетчика 6 поступают импульсы приращенияподинтегральной функции с шины 19 через логический элемент И - ИЛИ 11.Состояние триггера 17 знака при этом задается сигналом управления реверсом с шины 20 через элементы 12, 13 запрета по асинхронным 8- и К-входам. При единичном (нулевом) уровне сигнала на шине 20 триггер 17знака устанавливается в состояние, соответ.ствующее сложению (вычитанию).В режиме контроля на шину 21 поступаетсигнал управления режимом в виде потенциала логической единицы. Он запрещает прохождение сигнала управления реверсом черезэлементы 12, 13 запрета и, поступая на Ч-входтриггера 17 знака, разрешает управлениетриггером 17 в соответствии со значением сигнала на Р-входе. Кроме того, сигнал управления режимом запрещает поступление импульсов приращения на счетный вход реверсивного счетчика 6 и, напротив, разрешает поступление сигнала с и-го разряда делителя 7 частоты.Этот же сигнал, но с инверсией, поступаетна С-входвход синхронизации) триггера 17знака. В результате реверсивный счетчик переключается от передних фронтов сигнала, а4 О триггер знака - от задних,В момент включения режима контроля попереднему фронту сигнала управления режимом формирователь 8 вырабатывает импульс,которым реверсивный счетчик 6, триггер 17знака и п-й разряд делителя частоты устанавливается в единичное состояние,Так как установка триггера знака в единичное состояние соответствует сигналу сложения, то от первого положительного перепадавыходного сигнала делителя частоты реверсивный счетчик из состояния 11 1 перейдетв состояние 000. При этом на Р-вход триггера 17 знака поступит сигнал установки в нулевое состояние, однако переключение триггера 17 произойдет только по заднему фронтувходного сигнала и при этом сформируетсясигнал вычитания,Снова будет сформирован сигнал слояения и цикл повторяется.Таким образом, реверсивный счетчик б может переключаться только из состояния 111 в состояние 000 и обратно, причем переходы происходят в моменты времени, соответствующие переключению последнего разряда делителя 7 частоты из единичного в нулевое состояние.В результате после каждого полного цикла пересчета делителя 7 частоты на управляющих входах элементов И 9 цифрового интегратора 1 потенциалы одновременно будут изменягься с запрещающего на разрешающий и наоборот.Тактовые импульсы, поступающие с входа 18 на счетный вход делителя 7 частоты, распределяются им так, что в данный момент времени импульс поступает на вход только одного элемента И 9. За полный цикл пересчета на выходах делителя частоты выделится 2 - 1 импульсов, т. е. все тактовые импульсы, кроме того импульса, от которого все разряды делителя перешли в нулевое состояние.Так как реверсивный счетчик переключается в момент переполнения делителя частоты, на выходе 22 интегратора 1 при состоянии реверсивного счетчика 11 1 выделится импульсная последовательность с количеством импульсов 2" - 1, После переключения реверсивного счетчика 6 в состояние ОО 0 импульсы на выход проходить не будут,Формируемый имитатором 4 сигнал полностью соответствует выходному сигналу интегратора 1 в режиме контроля. Для этой цели имитатор содержит два дешифратора: дешифратор 14 нулей делителя 7 частоты и дешифратор 15 единиц реверсивного счетчика 6. Через элемент И 16 проходят только те счетные импульсы, которые не совпадают с состояниями 00 0 реверсивного счетчика б и делителя 7 частоты.Выходная и имитируемая последовательности сравниваются на схеме 5 сравнения. Признаком исправности цифрового интегратора служит отсутствие импульсов на выходе 23. Отказы в цифровом интеграторе приводят либо к пропаданию, либо к появлению лишних импульсов на выходе интегратора. В этих случаях на выход 23 проходят импульсы, сигнализирующие об отказе.Предлагаемое устройство обеспечивает,повышенную надежность работы цифрового интегратора, обусловленную отсутствием влияния блока контроля на цифровой интегратор в рабочем режиме и повышенной достоверно 10 15 20 25 30 35 40 45 50 55 стью контроля за счет полной проверки всехценней деел аоты, реерсивноо счетчика, элементов И и ИЛИ,Формула изобретения Цифровой интегратор с контролем, содержащий делитель частоты и реверсивный счетчик, единичные выходы разрядов которых через элементы И и элемент ИЛИ соединены с выходом цифрового интегратора, РЪКЬ-триггер знака, выходы которого соединены со входами сложения и вычитания реверсивного счетчика и блок контроля, шина счетных импульсов соединена со счетным входом делителя частоты, отличающийся тем, что, с целью повышения надежности, в блок контроля введены коммутатор режимов, формирователь импульса, имитатор выходных сигналов и схема сравнения, причем первый вход коммутатора режимов соединен со входом импульсов приращения подинтегральной функции, второй вход коммутатора рекимов соединен с нулевым выходом а-го разряда делителя частоты, третий вход в с шиной управления реверсом, шина управления режимом соединена с четвертым входом коммутатора режимов, Ч-входом РЪК 5-триггера знака и со входом формирователя импульса, выход которого соединен с первым Ы-входом РУКА-триггера знака и с 5-входами реверсивного счетчика и п-го разряда делителя частоты, первый выход коммутатора режимов соединен со счетным входом реверсивного счетчика и с С-входом РЪЮ-триггера знака, второй и третий выходы коммутатора режимов соединены с вторым Я-входом и К-входом РАКИ-триггера знака соответственно, Р-вход РЪКЯ-триггера знака ссединен с единичным выходом и-го разряда реверсивного счетчика, первый вход имитатора выходных сигналов соединен с нулевыми выходами разрядов делителя частоты, второй вход - с шиной счетных импульсов, третий вход - с единичными выходами разрядов реверсивного счетчика, а его выход - с первым входом схемы сравнения, второй вход которой соединен с выходом цифрового интегратора, выход схемы сравнения является выходом блока контроля.Источники информации, принятые во внимание при экспертизе изобретения:1. Авторское свидетельство СССР Мо 427331, М. кл. 6 061," 11/00, 1972 г.2. Обнаружение и исправление ошибок в дискретных устройствах под ред. В, С. Толстякова, М., Сов. радио, 1972 г, стр. 168 - 171, рис. 4.21 (прототип).840269 оставитель В. Крыл Техред Е, Петрова нчар Редактор аказ 3016/13 ЦН5 Типография, пр. Сапунова Изд.372 И Государственного по делам изо 113035, Москва, Ккомитета Со ретений и о 35, Раушска ираж 86ета Минкрытийнаб., д. орректор Л. Кото 4 Подписноеистров СССР