388276

.;" ть"П ИСА"ЙЗОБРЕТЕ НАВТОРСКОМУ СВИДЕТЕ оюз Советских оциалистицеских Республик. С О 61 О аявле 1 С;с И 1.1111",1 з а 1 Г 5 1 асударстеенный комитетСоаета Миниотроа СССРпо делам изобретений Г 1 риоритст ДК 681.325,65(0 Г 5 солл 11 С 111 Й 28сания 13. 11,1974. Малиновский, Ю. С. Яковлев и В, И. Патерики Ордена Леиииа институт кибернетики АН Украииской и Тернопольский фииаисово-экономический институт аявитсл фРО-АНАЛОГОВ ВЫЧ ИСЛ ИТЕЛ ЬНОЕ УСТРОЙСТВ 11 зобрстение относится к области аптомакц и вычислительной тсхцикц и может йти применение, например, в системах цсцализоваццого контроля и управления плп в фро-аналоговых вычислительных комплек 1 Лзвест 1 о цифро-аналоговое вычислительное тройство, содержащее регистры мцожимои множителя; матрицу, состояпсую из схем впадеция и ключей, вертикальных и горицтальцых шиц, подключенных к схемам впадения; цагрузочиый резистор; источники ков положительной полярности, пропорциольцых весам разрядов сомножителей, подючеццые к цагрузочцому резистору через ючи матрицы.Цель изобретеция - расширение фуцкциольцых возможностей устройства.Цель достигается тем, что в предлагаемое тройство введены вторая матрица, состоягя из схем совпадеция, связанных с ключа, зцаковых шин и шины управления операями сложения и вычитания; источники то в отрицательцой полярности, пропорциольцых весям сомножителей; триггеры зцаццдуктор цул и полярности тока или пряжеИя; дополнительный иеточпик тока яожцтсльцой полярности, соответству 1 огцего .у младшег 11 разряда рсгистра множителя;11 ОЛ 11 И С 11 а 1 СХС.1111 СОВПаДЕЦИЯ И ДОПОЛЦИтсльцыц клоч; в цсс 5 у 1 о ма 1 шу введены 27( - 1) схем совпадения и 2 К 1) схем раздслсшя 17( - Обнее коли и. ство разрядов регистров мцожимого и множителя), через 5 которые схемы совпадения связаны с ключами; шины управления операциями сложения и вычитация обеих матриц соединены между собой; одноименные знаковые шипы матриц соединены с соответству:ощимц выходами О триггеров знака; источи;ки токов положительной полярюети через кл 1 О 1 И, связанные со схемами разделения и совпадсция первой матрицы и доп 11 л 1 тел.1;, и схсмо 1 совпадеция, и ис.очццки Оков Отриса 5 сльцой поляр ности через ключи, связаццыс со схемамисовпадсш 1 я второй матриць 1, соедицецы с резистором нагрузки и с входом индикатора пуля 1 111,1;1 р 11 ост тока илц напряжения.Блок-схема устройс 1 ва представлес 1 а иа О, чертеже.Устойство состоит из регистра 1 мпожимого с триггером 2 знака; регистра 3 множителя с трштером 4 знака; первой матрицы 5, содержащей схемы совцадеция 6, 7, 8, схемы 5 разделеция 9, ключи 10, шины 11 управленияоперациями слжсция и вычитания и 12 управлсция операцией умножения, две знаковые шины 13, 14; второй матрицы 15, содсржащей схемы совпадения 1 о, ключи 17, шину О 18 управления операциями с.1 лжсция и вычитация, две шины 19, 20 знака; источциков 2 -- 23 тока отрицагельной полярности; источников 24 в -28 тока положительной полярности, индикатора 29 нуля и полярности па. пряжсния или тока; резистора 30; дополнитсльного источника 31 зока положительиой полярности, соответствующего весу младшего разряда регистра 3; дополнительной схемы совпадения 32; дополцительного ключа 33.Выход каждого разряда регистра 3 (па чертеже старший разряд - верхний) соединен с соответствующей схемой совпадения 16 матрицы 15 по первому входу; вторые входы этих схем совпадения соединены с Шиной 20 зцака, которая подключена к единичному выхсду триггера 4 знака; третьи входы схем ссвпадения 16 соединены с шиной 18 управления операциями сложения и вычитания.Выход каждого разряда регистра 1 (иа чертеже старший разряд слева) соединен с соответствующей схемой совпадения 16 матрицы 15 по первому входу; вторые входы этих схем совпадения соединены со знаковой шиной 19, которая подключена к единичному выходу триггера 2 знака; третьи входы схем совпадения соединены с шиной 18 управлепия операциями сложения и вычитания,Источник 21 тока отрицательной полярности, соответствующего весу младшего разряда регистра 3, подключен к нагрузочному резистору 30 через соответствующий ключ 17, управляемый схемой совпадения 16, первый вход которой подключен к выходу младшего разряда регистра 3,Источник 21 тока отрицательной полярности, соответствующего весу младшего раз.ряда регистра 1, подключен к выходу устройства и нагрузочному резистору 30 через . соответствующий ключ 17, управляемый схемой совпадения 16, первый вход которой подключен к выходу младшего разряда регистра 1. Остальные источники токов отрицательной полярности соответствующих весам более старших разрядов, подключены к нагрузочному резистору 30 через соответствующие ключи 17.Выход старшего разряда регистра 3 соединен с соответствующими схемами совпадения 6 матрицы 5 по первому входу и с первым входом соответствующей схемы совпадения 8, выход которой через схему разделения 9 подключен к входу ключа 10, через который источники 26 тока положительной полярности, соответствующего весу. старшего разряда регистра 3, подключен к резистору 30Выход следующего, более младшего раз. ряда регистра 3 соединен с первым входом соответствующей схемы совпадения 6 матрицы 5, с соответствующими схемами совпадения 7 по первому входу, с первым входом схемы совпадения 8, выход которой через схему разделения 9 подключен к входу ключа 10, через который источник 25 тока положительной полярности, соответствующего весу15 20 25 30 35 40455060 65 разряда регистра 3, подключен к нагруз ному резистору 30.Выход каждого разряда регистра 1 сое цен с соотвезствующими схемами совпаде 6 и 7 матрицы 5 по второму входу, с соотг. ствующими схемами совпадения 8 этой м рицы по первому входу; выходы схем сов дения 8 через схемы разделения 9 подк. чсны к входам соответствующих ключей через которые источпики 24 - 26 токов по жительной полярности, соответствующих сам разрядов регистра 1, подключены к грузо ч пом у резистору 30.Третьи входы всех схем совпадения 6матрицы 5 подключены к шине 12 управ ния операцией умножения. Вторые вхс всех схем совпадения 8 матрицы 5, а так второй вход дополнительной схемы совпа пия 32 подключеиы к шине 18 управле операциями сложения и вычитания, Тре входы схем совпадения 8, первые входы торых подключены к выходам регистра соединены с шиной 14 знака. Третьи вхо схем совпадения 8, первые входы котор подключены к выходам регистра 3, а так третий вход дополнительной схемы совпа ния 32 соединены со знаковой шиной 13,Величины токов источников 24 - 28 по, жительцой полярности равны соответствег 1, 2, 4, 8, 16 условным единицам, а величи токов источников 21 - 23 отрицательной лярности равны - 1, - 2, - 4 условным е, ницам (если выход старшего разрядагистра 1 расположен слева, затем младшразряда и т. д.),Преобразование цифрового кода, получгщегося при выполнении указанных вы арифметических операций, происходит за с суммирования или вычитания на общей )грузке 30 токов соответствующих велич Например, при выполнении операции умжения подают потенциал (импульс) раз щения только на одну шину 12 управлев операцией умножения. Потенциал разрез ния поступает на входы соответствуюц схем совпадения 6 и 7 матрицы 5, и тол та схема совпадения открывает ключ 10 следовательно, подключает выход соотв ствующего формирователя к резистору 30,двух остальных входах которой присутству сигналы единицы (соответствующие разря регистров 1. и 3 находятся в состоянии е ницы).При этом общая величина тока, протека щего через сопротивление нагрузки, равиг данного разряда регистра 3, полклоче резистору 30.Выход самого младшего разряда регис3 соединен с соответствующими схемами с падения 7 по первому входу и с первым в дом дополнительной схемы совпадения выход которой подключен к входу допол тельного ключа 33, через который допол тельный источник 31 тока положительной10. лярности, соответствующего весу младш388276 Суммируемые числа и результат в условныхединицах Суммирусмые числа в двоичном коде(2) 55 60 65 Уу -- КС" 2"- У С 2-, (1) е С,= для разряда, находящегося в состоянии 1;С,=О для разряда, находящегося, в состоянии 0;и от- номера разрядов регистра множимого и множителя соответственно;К - единица тока, соответствующаямладшему разряду,Величина тока какого-либо -го источника,дключенного к нагрузке, равна е 1 - номер источника тока.Так при перемцокении, например, двоичях чисел 10 и 111 величина тока, протепошего через сопротивление нагрузки, рава 35 условным единицам, что соответствует эмме величин токов источников 28 и 26 в .рхнем ряду, 27 и 25 в среднем 26 и 24 в жнем: (16+4)+(8+2)+(4+1) =35.Для выполнения операции суммирования с етом знака каждого слагаемого (сложение, ячитание), одно из слагаемых заносят в рестр 1 множимого, а его знак - в триггер 2, угое слагаемое заносят в регистр 3 множц,ля, а его знак - в триггер 4.Если знаки обоих слагаемых пОлокитель(0 в знаковых разрядах), то потеналы разрешения присутствуют на шинахи 14, и, следовательно, только ца входах :ем совпадения 8 и 32, Из пих только те :емы совпадения открывают соответствуюие ключи 10 и 33, на других входах котоях с выходов соответствующих разрядов ггистров 1 и 3 присутствую сигналы едищы. При отрицательных зпЩ любого из агаемых (1 в знаковом разряде) нотециал разрешения присутствует на соответгвуюшей шине 19 или 20.Для реализации операции суммирования одают потенциал (импульс) разрешения в ицу 18. При этом в зависимости от состояий триггеров 2 и 4 к обшей нагрузке подчючены соответствующие источники токов зложительной или отрицательной полярсти. Общая величина тока, протекающего .рез сопротивление нагрузки, равна ие р== 1, р=О при 0 и соответствен 1 в знаковом разряде слагаемого ре 1 стра множимого; реп=1, рт=О при 0 и ютветственно 1 в знаковом разряде слаемого регистра множителя.При суммировании с различными знаками ,х же двоичных чисел 101 и 111, первое из 20 25 30 35 40 45 50 которых находится в регистре 1, а второе в регистре 3, получаются следующие результаты: Значение величины тока на выходе устройства есть результат суммирования.Для сравнения двух чисел одно из них записывают в регистр 1, а другое в регистр 3. Триггеры 2 и 4 устанавливают в противоположные состояния. Подают импульс (потенциал) разрешения в шину 18. При равенстве чисел ток, протекающий через сопротивление нагрузки 30, равен нулю, и индикатор 29 на своем выходе вырабатывает признак равенства чисел. Соответственно при положительном направлении тока на выходе устройства больше то число, которое занесено в регистр с нулевым состоянием триггера знака, при отрицательном больше то число, которое занесено в регистр с единичным состоянием триггера знака.Для реализации простого цифра-аналогового преобразования одного числа его заносят в один из регистров, другой регистр при этом устанавливают в состояние нуля. Подают потенциал (импульс) разрешения в шину 18, т. е, цифро-аналоговое преобразование любого числа реализуют в данном устройстве, как его сложение с нулем.Таким образом, предлагаемое цифро-аналоговое вычислительное устройство реализует следующие операции над числами, представленными в цифровом виде: умножение, сло-. жение, вычитание, сравнение, цифро-аналоговое преобразование.Скорость выполнения каждой операции равна скорости цифро-аналогового преобразования. Предмет изобретения Цифро-аналоговое вычислительное устройство, содержащее регистры м нож и мого и множителя, матрицу, состоящую из схем совпадения и ключей, вертикальных и горизонтальных шин, подключенных к схемам совпадения, нагрузочный резистор, источники токов положительной полярности, пропорциональных весам разрядов сомножителей, подключенные к нагрузочному резистору через ключи матрицы, отличаюцееся тем, что, с целью расширения функциональных возможностеи, в него введены вторая матрица, состоящая из схем совпадения, связанных с388276 20 Составитель И.гореловаРедактор И.Орлова,Техред А.Камышникова. Корректор Н.Ау Изд. Ыо твенног Заказ 372/ЦНИИПИ Госуда делам из ква, Жпечат в Отделе сост кой документавления, обработки, изии (ОСОИТД) институдхоз" ния хнич йская ул., 119 ключами, знаковых шип и шины управления о перациями сложения и вычитания, подключенных к входам соответствующих схем совпадения, источники токов отрицательной полярности, пропорциональных весам сомножителей, триггеры знака, индикатор нуля и полярности тока, дополнительный источник тока положительной полярности, соо ветствуюгцего весу младшего разряда регистра множителя, дополнительная схема совпадения и дополнительный кл,оч, в первую матрицу гзведепы 2/( - 1 схем совпадения и 2 К - 1 схем разделения (К - общее количество разрядов регистров множимого и множителя), через которые схемы совпадения связаны с ключ причем шины управления операциями сло ния и вычитания обеих матриц соедин между собой, одноименные знаковые ш5 матриц соединены с соответствующими вь дами триггеров знака, источники токов пс жительной полярности через ключи, свя: - ные со схемами разделения и совпадения г вой матрицы и дополнительной схемой10 падения, и источники токов отрицатель полярности через ключи, связанные со схе ми совпадения второй матрицы, соединегп нагрузочным резистором и с входом инди тора нуля и гголярности тока,2011. Тираж 647 экз. Подписноекомйтета Совета Министров СССбретений и открытий