Устройство для умножения чисел

Сова Соввтоиин Социалиатичаеиии РвопублинЗависимое от авт. свидетельстваЗаявлено 04.1.1968 ( 1207049/18-24)с присоединением заявкиПриоритет . -Опубликовано 25.17,1969, Бюллетень15Дата опубликования описания 23.1 Х.1969 42 птв, 754 М Комитет по делам иаобретейий и отнрыти при Совете Министров СССРК 681.325.574(088,8) Авторизобрел Ка явител СТРОЙСТВО ДЛЯ УМНОЖЕ ИСЕЛ Предлагаемое устройство относится к области вычислительной техники и может быть использовано в цифровых вычислительных машинах.Известно устройство умножения чисел в 5 ЦВМ со сдвигом частных произведений вправо, анализом множителя, начиная с младших разрядов, и сохранением младшей части произведения в регистре множителя.Однако наряду с минимальным количеством 10 оборудования, необходимого для осуществления умножения, в таком устройстве младшая часть произведения получается неточной и выходит за пределы разрядной сетки сумматора, если абсолютные значения разрядов множи теля, начиная с младших, равны нулю, а само произведение имеет отрицательный знак,Предлагаемое устройство отличается тем, что, с целью повышения его точности, в его устройство управления введена логическая 20 схема, входы которой соединены с выходами знаковых разрядов регистра множимого и регистра множителя и с младшим разрядом регистра множителя, а выходы соединены с шинами прямой и инверсной передачи регистра 25 множимого в сумматор. На чертеже представлена блок-схема предлагаемого устройства (АУ), выполняющего точное умножение двух чисел. 30 АУ содержит следующие элементы в цепи: регистр 1 для хранения множимого; ключи 2 для прямой передачи множимого в сумматор 3; ключи 4 для инверсной передачи множимого в сумматор; шины 5 для передачи частного произведения из сумматора в регистр б результата; шины 7, служащие для передачи частного произведения на вход сумматора 3; сдвигающий регистр 8 для хранения и сдвига множителя; шину 9, служащую для передачи содержимого сдвинутого разряда регистра б в старший разряд мантиссы регистра множителя; шину 10 для передачи значения знакового разряда множителя на логическую схему, вырабатывающую сигналы прямой и инверсной передачи множимого в сумматор 3; шину 11 для передачи значения младшего разряда множителя на логическую схему; шину.12 для передачи значения знакового разряда множимого на логическую схему; логическую схему 13, вырабатывающую сигналы прямой или (и) инверсной передачи множимого в сумматор 3; шину 14, служащую для связи выхода логичесской схемы 13 анализа сомножителей со входом схемы 15 формирования сигнала инверсной передачи множимого в сумматор; шину 1 б, служащую для связи выхода логической схемы 13 со входом схемы 17 формирования сигнала прямой передачи множимого в сумматор 3; шину 18, по которой поступает строби 242499рующий сигнал, разрешающий передачу мно-. жимого в сумматор; шину 19 для подачи управляющего сигнала прямой передачи множимого в сумматор; шину 20 для подачи управляющего сигнала инверсной передачи множимого в сумматор.Перечисленные операции выполняются при работе устройства следующим образом,Множимое хранится на регистре 1, Множитель хранится в сдвигающем регистре 8. В 10 сдвигающем регистре б хранится частное про-изведение. В каждом цикле умножения производится либо прямая и (или) инверсная передача множимого на вход сумматора, либо множимое не передается. На второй вход сум матора по шине 7 поступает частное произведение, хранимое в регистре б и полученное в предыдущих циклах умножения. Сформированная сумма по шинам 5 передается из сумматора в регистр б, где затем сдвигается на один 20 разряд вправо.Выпадающий за пределы разрядной сетки регистра б разряд частного произведения по шине 9 поступает в старший разряд регистра множителя. Этот разряд до этого был осво божден при сдвиге информации в регистре 8 на один разряд вправо, выполняемом одновременно с суммированием множимого и частного произведения в сумматоре. Логическая схема 13 вырабатывает управляющие сигналы, 50 поступающие на выходы схем формирования прямой или инверсной передачи множимого в сумматор, Сигналы, управляющие этой передачей, поступают в ЛУ по шинам 19 и 20, разрешая передачу прямого или инверсного кода множимого через ключи 2 и 4 на вход сумматора.Логическая схема реализует логические функции Рнк и Р являющиеся признаками для начала формирования соответственно 40 сигналов прямой и инверсной передачи множимого в сумматор:Р,=В,ЛВЯ В,-В ),(В,+А,фРик:Взн Л КМ (Взн 4)Л(Взн+ зн)1 45где А, - значение знакового разряда множимого;В,н - значение знакового разряда множителя;В, - значение анализируемого разряда множителя, соответствующего -му шагу выполнения операции умножения,Таблица истинностей дополняет логические формулы для функций Рнк и Рик А н В,н В, Рнк О О О О О О 1 1 О 1 О О О 1 1 1 1 О О 1 1 О 1 1 1 1 О О 1 1 1 Оик О О 1 1 1 О 1 О Рнк = Взн,Л, В; Рнк - Взн Д В В случае равенства Рк=Рнк =1 выполняется одновременная передача прямого и инверсного кода множителя на вход сумматора, т. е. подается машинный (отрицательный) нуль. При этом, если первые частные произведения становятся равными уже не положительному, а отрицательному нулю, при сдвиге частного произведения вправо сдвигаемый в регистр 8 разряд регистра б будет иметь (в случае неравнозначных сомножителей) единичное значение в соответствии с точным значением полноразрядного произведения. Очевидно, что дополнительный член (Взн "-В,) Л,(Взн+ А,н) в формулах для Р и Ри играет корректирующую роль при выполнении умножения, поскольку при осуществлении обычного умножения чисел в обратных кодах функции Рк и Рн, выглядят в следующем виде242499 В качестве примера вычислим полноразрядное произведение на примере:множимое 0,1011 частное произведение информация в регист(информация в реги- ре 8 множителя.множитель 1,0111 стре б) 0,0000 1,0111 анализируемыйразряд Исходное состояние 0,00000(инверснаяпередачамножим ого) 1,01001,1010 011,0111 сдвиг Предмет изобретения Таким образом, получено точное полноразрядное произведение 1,1010.0111.Применение этого способа умножения чисел, представленных в обратном коде, позволяет повысить точность формирования произведения со значения, равного 2 - "+г, при общепринятом выполнении этой арифметической операции до значения, равного 2 - ф".Особенностями предлагаемого устройства следует считать передачу на вход сумматора отрицательного нуля при нулевом значении абсолютной величины анализируемого разряда множителя и получение отрицательного знака произведения. В результате введения упомянутой операции в процесс умножения чисел в обратном коде получают следующие положительные эффекты:- значительно повышается точность вычисления произведений;- однотипность при выполнении операцийумножения;- потребность в малом дополнительном оборудовании для реализации способа.5 Устройство для умножения чисел, представленных обратным кодом, содержащее парал лельный сумматор, регистры множимого, множителя и частного произведения и схему управления, от,гичаюшееся тем, что, с целью повышения точности, в нем в устройство управления введена логическая схема, входы кото рой соединены с выходами знаковых разрядоврегистра множимого и регистра множителя и с младшим разрядом регистра множителя, а выходы соединены с шинами прямой и инверсной передачи регистра множимого в сумматор,242499 Составитель М, Аршавскии анкина Техред Л. К. Малова Корректоры: Л. И. Голованова и Л. И. Собольковаакт Типография, пр. Сапунова,аказ 2281/14 Тираж 480 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Центр, пр. Серова, д. 4