411452

Союз Советски Социалистических Респубйики я.в.к.ОБРЕТЕНИЯТОРСКОМУ СВИДЕТЕЛЬСТВУ ависимое отаявлено ООХприсоединени т. сВНдетельств 71 93834/1824) Кл. 6 061 7/39 ем заявкиГосударствонный кьмите Совета Министров ьпСР по делим изеоретений и открытийриоритет Опубликовано 151974. Бюллетень81.325.57(088 ата опубликования описания 15 Х.1974 торыобретения Кулинченко, Б. Я. Фельдман,. Минаев и Ю, А, Тетерин юлих вычислимльных маши. И, Паиферов, О; М Л. К. Афанасьева, А еловский завод управ 3 айЬНтеЛ УСТРОИСТВО УМНОЖЕНИЯ И ДЕЛЕНР ЕЗУЛ ЬТАТА ОКРУГЛ ЕН И ЕМ ляется ятой в Настоящее изобретение относится к области вычислительной техники и может бытьиспользовано в арифметических устройствах,использующих циркуляционные регистры, длявыполнения округления результатов при операциях умножения и деления над числами,представленными в форме с автоматическойзапятой с переменной фиксацией.Известны устройства умножения и деленияс округлением результата, состоящие из циркуляционного накопителя, соединенного с последовательным суммирующим устройствам,и схем И.Недостатком известных устройств явотсутствие возможности фиксации заппроизвольном разряде,С целью расширения функциональных возможностей в устройство введены схема управлеНия записью кода округления, состоящая изпереключателя положения запятой, формирователя сигнала положения запятой и анализатора момента округления, а также формирователь кода округления, причем выход переключателя положения запятой соединен со входомформирователя положения запятой, выход которого подключен к первому входу первойсхемы И, второй вход которой соединен свыходом последовательного суммирующегоустройства; выход первой схемы И черезанализатор момента округления соединен с первым входом второй схемы И, второй вход которой соединен с выходом формирователя кода округления, причем выход второй схемы И соединен со входом циркуляционного на капителя,На чертеже приведена схема предлагаемогоустройства умножения и деления с округлением результата.Устройство умножения и деления чисел с 10 округлением результата содержит схему управления записью кода округления 1, формирователь кода округления 2, схему И 3, причем выход формирователя кода округления 2 и выход схемы управления записью кода 15 округления 1 через схему И 3 подсоединенык входу циркуляционного накопителя 4, выход которого соединен со входом последовательного суммирующего устройства 5. Схема синхронизации и управления операциями 6 обеспечи вает выработку необходимых тактовых сигналов управления для выполнения операций умножения и деления.Циркуляционный накопитель состоит из регистра хранения множимого и делителя 7 и 25 регистров 8, 9.Регистры 8, 9 образуют 12 п+2) -разрядныйкольцевой регистр для хранения текущего остатка и частного при операции деления, а также для хранения множителя и частичных 30 произведений при операции умножения. Вы50 55 60 65 ходы регистров 8, 9 соединены со вторым входом схемы 10.Последовательное суммирующее устройство 5 состоит из одноразрядной схемы двоичнодесятичного сложение-вычитания 10, последовательно соединенной со схемой сдвига информации 11.В состав схемы управления записью кода округления входит переключатель положения запятой 12, соединенный с формирователем сигнала положения запятой 13, который через схему И 14 соединен с анализатором момента округления 15.Для пояснения работы рассмотрено устройство, работающее в двоично-десятичном коде 8421, при этом основание системы счисления а=10, количество фиксированных переключателем положения запятой 12 разрядов 1=3, общее количество разрядов числа п=7,Устройство работает следующим образом.При выполнении операции умножения двух десятичных чисел с округлением результата множимое находится в регистре 7, множитель - в регистре 8. Операция умножения начинается с кольцевого сдвига содержимого регистров 8, 9 до попадания в (и+1)-й разряд регистра 9 первой значащей цифры множителя, причем в первый разряд регистра 8 записывается маркер конца множителя. Код маркера выбирается отличным от разрешенных двоичных комбинаций, принятых для представления десятичных. цифр в коде 8421. Предположим, что код маркера есть (1111),. Умножение ведется, начиная со старших разрядов множителя, путем последовательных вычитаний единицы из текущей цифры множителя, находящейся в (и+1)-м разряде регистра 9 и одновременного сложения всех разрядов, за исключением (и+1)-го разряда, регистров 7, 8, Получение нулевой текущей цифры множителя в (п+1)-м разряде регистра 9 означает переход к сдвигу влево всей информации, содержащейся в регистрах 8, 9. Во время сдвига влево содержимого регистра 9 производится проверка положения маркера конца множителя относительно потенциала Р (п - 1+1), вырабатываемого формирователем сигнала положения запятой 13 в соответствии с состоянием переключателя положения запятой 12.Потенциал Р (и - 1+1) имеет длительность одного десятичного места, и временное расположение его по отношению к информации, циркулирующей в регистре 9, зависит только от величины 1, т. е. количества зафиксированных дробных разрядов.Схема И 14 фиксирует момент совпадения маркера в регистре 9 с потенциалом Р (п - 1+1). Это означает, что на месте Р 1 регистра 8 в этот момент находится (1+1)-й дробный разряд вычисляемого произведения, гак что по сигналу с выхода схемы 14 схемой 15 разрешается запись кода округления через схему 3 в регистр 8. Сложение кода округления с (1+1)-м разрядом произведения осу 5 10 15 20 25 зо 35 4 О 45 ществляется автоматически в процессе вычисления произведения.Попадание маркера конца множителя в (и+1)-й разряд регистра 9 означает конец вычисления произведения, так как уничтожены все цифры множителя. После этого производится нормализация результата, т. е. правильное размещение относительно фиксированной запятой с помощью сдвигов информации в регистрах 8, 9.Операция деления начинается с циклических сдвигов содержимого регистра 8 и регистра 9 и одновременного сравнения содержимого регистра 8 и регистра 7. В первом цикле сдвига в разряде Р (и - 1) регистра 9 записывается маркер (1111)2: Собственно деление выполняется путем последовательных вычитаний из содержимого регистра 8 содержимого регистра 7 и формирования текущей цифры частотного накоплением в (и+1)-раз-,. ряде регистра 8 единицы при каждом успешном вычитании, По окончании цикла получения текущей цифры частного и восстановления остатка включаются циклические сдвиги содержимого регистров 8, 9 с одновременным сравнением информации врегистрах 8, 7 до тех пор, пока не появится возможность успешного вычитания из содержимого регистра 8 содержимого регистра 7, Операция продолжается до попадания маркера в (и+1)-й разряд регистра 9. Это означает, что осталось вычислись (1+1)-й разряд частного. Схема совпадения 14 фиксирует этот момент и по сигналу с выхода схемы 14 разрешается через схемы 15 и 3 запись кода округления в (и+ 1)-й разряд регистра 8, таким образом в следующем цикле вычитаний при получении (1+1)-го разряда текущая цифра частного прибавляется уже к коду округления (5). При образовании пяти или больше единиц в данном разряде автоматически образуется единица переноса в 1-й разряд регистра 9.После этого производится нормализация результата, т. е. правильное размещение относительно фиксированной запятой с помощью сдвигов информации в регистрах 8, 9,Предмет изобретенияУстройство умножения и деления с округлением результата, содержащее циркуляционный накопитель, соединенный с последовательным суммирующим устройством, и схемы И, отличающееся тем, что, с целью расши- рения функциональных возможностей, в него введены схема управления записью кода округления, состоящая из переключателя по. ложения запятой, формирователя сигнала положения запятой и анализатора момента округления, и формирователь кода округления, причем выход переключателя положения запятой соединен со входом формирователя положения запятой, выход которого подключен к первому входу первой схемы И, второй входЗаказ 1103/17 Изд.1175 Тираж 624 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д. 4/5Типография, пр. Сапунова, 2 которой соединен с выходом последовательного суммирующего устройства, а выход через анализатор момента округления соединен с первым входом второй схемы И, второй вход которой соединен с выходом формирователя кода округления, причем выход второй схемы И соединен со входом циркуляционного накопителя.