Множительно-сдвиговое устройство

. РЕСПУБЛИК 51 А 9606 Р 7/5 РЕТЕНИ ТОРСКОМУ СВЩ ЬСТВУ(56) 1 Авторское свидетельство СССР 271116, кл. С Об Р 7/52, 1965.2. Авторское свидетельство СССРР 805307, кл, С 06 Р 7/54, 1978(54)(57) ИНОЖИТЕЛЬНО-.СДВИГОВОЕ УСТРОЙСТВО, содержащее блок последовательно-параллельного умножения, комутатор множимого и счетчик, причемпервая группа входов коммутаторамножимого подключена к группе входввода.множимого устройства, выходыкоммутатора множимого подключены к 1 Й В ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР.ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ входам блока последовательно-параллельного умножения соответственно, группа выходов которого подключена: к .группе выходов устройства, о т.л и ч а ю щ е е с я тем, что, сцелью повышения надежности н упро- Р . щения, устройство содержит постоянный запоминающий элемент, первая группа. адресных входов которого подключена к входам ввода кода константы устройства соответственно, вто- . рая группа адресных входов постоян-. ного запоминающего элемента подклю.чена к выходам счетчика соответственм- , но, счетный вход которого соединен, с управляющим входом устройства, группа выходов постоянного эапоми-ов нающего элемента подключена к второй группе входовкоммутатора множимого.45 50 55 60 65 Изобретение относится к .вычислительной технике, в частности предназначено для выполнения операцийумножения и сдвига в быстродействующих цифровых вычислительных машинахИзвестно множительно-сдвиговоеустройство, содержащее генераторпроизведений, преобразователь константы сдвига в параллельный однопозиционный код, сумматоры множительного устройства, регистр множителя. Оно выполняет операции умножения и сдвига на и разрядов 1.Недостатком такого устройстваявляется малое быстродействие.Наиболее близким к изобретениюпо технической сущности являетсямножительно-сдвиговое устройство,содержащее блок последовательно-параллельного умножения с параллельной обработкой и-разрядных группмножимого и в-разрядных групп множителя, счетчик тактов, генераторкратных множимых, преобразовательдвоичного кода константы сдвига воднопозиционный код регистра множителя, схему суммирования частичных произведений. Оно производитвыполнение операций умножения исдвига с требуемым быстродействием 2 Д,Недостатком известного устройства является пониженная надежностьвследствие низкой степени унификации из-за наличия повышенной номенклатуры элементов схегы преобразования константы сдвига в однопозиционный код," сложности схемной реализации из-эа большого числа элементов.и связей по тракту формирования однопоэуционного кода. Целью изобретения является повышение надежности за счет увеличения степени унификации устройства и упрощение схемной реализации при одновременном сохранении быстродействия.Поставленная цель достигается тем, что множительно-сдвиговое устройство, содержащее блок последовательно-параллельного умножения, коммутатор множимого и счетчик, причеМ первая. группа входов коммутатора множимого подключена к группе входов ввода множимого,устройст-. ва, выходы коммутатора множимого подключены ко входам блока последовательно-параллельного умножения соответственно, группа выходов которого подключена к группе выходов устройства, содержит постоянный запоминающий элемент, первая группа адресных входов которого подключена ко входам ввода кода константы устройства соответственно, вторая группа адресных входов постоянного запоминающего элемента подключена к выходам счетчика соответственно, счетный вход которого соединен с управляюцим входом устройства, группавыходов постоянного запоминающегоэлемента подключена ко второй группе входов коммутатора множимого.На чертеже изображена схема множительно-сдвигового устройства.Устройство содержит блок 1 последовательно-параллельного умножения с параллельной обработкой и-разрядных последовательных групп множимогои в-разрядных параллельныхгрупп Ч-разрядного множителя, ком 15 мутатор множимого 2, постоянный запоминающий элемент 3 (ПЗЭ) и счетчик 4, представляющий собой стандартный комбинационный элемент сосчетным входом, Блок 1 последовательно-параллельного умножения состоит из регистра 5. множителя, построенного по последовательно-параллельному принципу, и последовательнопараллельной фмножительно-суммирующей схемы 6,Сдвигаемое число хранится в регистре множителя 5 в виде двоичногоЧ-разрядного кода, на выходах регистра формируется параллельный щ-разЗ 0 рядный код, поступающий на входы4 множительно-суммирующей схемы 6,на группу входов с этой же схемыподаны выходы коммутатора 2. На входы 1 группы коммутатора 2 поступают35последовательные и-разрядные группы множимого, на входы группыи-разрядные последовательныегруппы однопозиционного кода с выхода постоянного запоминающего элемента (ПЗЭ) 3.40 постоянный запоминающий элемент3 представляет собой модуль ПЗУ иимеет группы адресных входов а, Ь и одну группу выходовНа первую группу адресных входов а поступает параллельный С -разрядный код константы сдвига из устройства управления ЦВМ. На вторую группу входов Ь поступает параллельный К-разрядный код номера группы однопозиционного кода с выхода счетчика 4. Наличие номера группы обусловлено принципом действия устройства в целом, т.е. необходимостьюпреобразования кода множимого в последовательные п-разрядные группы. Так, при разрядности множимого,равной 16, и п = 4, количество групправно 4, а К = 2, т.е, счетчик может быть двухразрядным,На счетный вход СК счетчика 4поступает сигнал "+1" из устройства управления ЦВМ.Назначение ПЗЭ 3 - преобразование константы сдвига в однопозиционный код, последовательные группы1013951 которого, формируемые ПЗЭ 3, поступают на входы группыкоммутатора 2,Принцип действия устройства состоит в том, что операция сдвигапредставлена операцией умножениясдвигаемого числа на число, величина которого равна 2 , где А - чисАло разрядов, на которое необходимосдвинуть код.При сдвиге влево А имеет положительный знак, при сдвиге вправо -отрицательный, что .определяетсясостоянием старшего разряда константысдвига.Таким образом, следует сформировать по коду константы сдвига однопозиционный код 2 " - при сдвигевлево и 2 " - при сдвиге вправо,1- Агде г - разрядность множимого.Однопозиционный код записан в 20К соседних ячейках ПЗЭ 3 с общейбазой адреса, которая равна кодуконстанты сдвига.С выходов ПЗЭ 3 г-разрядный однопозиционный код последовательнымии-разрядными группами поступаетна входы 3 коммутатора 2, которыйоткрыт при выполнении операции сдвига для константы сдвига. Число, подлежащее сдвигу, так же как и множитель, поступает на вход регистрамножителя 5 из ЦВМ. Младшие разряды Старшие разряды Направление сдвига 15 14 13 12 11 10 9 8 7 б 5 4 3 2 1 0 0 О. 0 0 0 0 О. 0 1 0 0 0 0 000 Влево Вправо 1 0 0 0,0 0 0 0 Номер группыконстанты 01 00 10 Номер тактавыборки Умножение сдвигаемого числа на 60 однопозиционный код, содержащий единицу в 10 разряде, .соответствуетсдвигу этого числа на семь разрядоввправо, причем результатом сдвигаявляются старшие 16 разрядов произ ведения. Каждый шестнадцатиразрядный одно- позиционный код занимает четыре соседние ячейки ПЗЭ. Младшие разряды адресов ПЗЭ соответствуют номеру группы константы таблицы. Старшие разряды - двоичному коду константы сдвига.В первый такт через коммутатор 2 на .входы множительно-суммирующей схемыб поступают четыре младших разряда однопозиционного кода (0-3 разр.). Во втором такте - вторая группа кода, в третьеЬ - третья, в четвертом - четвертая группа кода(15-12 разр,) Объем ПЗЭ 3 есть функция разрядности множимого, разрядности параллельно обрабатываемой группы множимого, разрядности константы сдвигаи вычисляется по формуле10 Г -+еОЯ Г+лК=2и, л)где И - общий объем ПЗЭ;и - разрядность параллельнойгруппы множимого;г - разрядность множимого.Разрядность константы сдвига Авычисляется по формулеЕ=еоу+л.Так, для г = 16 и и = 4 имеем2= 1 од 16+1=5;е. И=Я %д"41284 бютПредлагаемое устройство можетбыть реализовано на элементах 533,133 и 556 (постоянный запоминающийэлемент) серий.Однопоэиционный код для г = 16,и = 4, А = 7 формируется следующимобразом,Разрядность двоичного кода константы Й = Йод 16+1 = 5. Значениедвоичного кода константы при сдвигевлево - 00111, при сдвиге вправо10111.Однопозиционные коды, соответствующие константам, указаны в таблице. Умножение сдвигаемого числа на однопозйционный код, содержащий единицу в восьмом разряде, соответствует сдвигу этого числа на семь разрядов влево. Причем результатом сдвига являются младшие 16 разрядов произведения.1013951 Составитель В. КайдановРедактор Н. Егорова Техред К.Иыцьо Корректор С Шекмар Заказ 3006/58 Тираж .704 Подписное ВНИИПИ Росударственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д. 4/5филиал ПП 11 "Патент", г, Ужгород, ул. Проектная, 4 СледуЕт отметить, что схемная реализация рассматриваемого примера на,ПЗУ 556 РТ 5 большей, чем требуется, емкости позволяет использовать Часть объема ПЗУ в качестве счетчика номера группы константы. При этом номер следующей за данной группой константы записан в ПЗУ, и поступает в виде. обратного адреса на младшие адресные входы ПЗУ через элементы задержки.1 ОВведеиие в предлагаемое множительно-сдвиговое устройство унифицированного .постоянного запоминающего элемента ПЗЭ позволяет заменить, дешифраторы и группы логических эле ментов известного устройства..В данном устройстве благодаря аппаратурному упрощению схемы преобразования константы сдвига резко сокращается количество связей элементов по тракту прохождения сигналов от константы сдвига до коммутатора, что способствует увеличению надежности устройства.Сохранение последовательно-параллельного принципа построения устройства для умножения позволяет сохранить высокое быстродействие, достигнутое в ранее разработанных известных устройствах. По сравненйю с базовым объектом, реализованным в части преобразования константы сдвига (ЦВМ-Орбита 20) на 11 элементах, в предлагаемом устройстве можно сократить число элементов до 2 шт. (при реализации устройства на ПЗУ емкостью 512 х 8 бит), т.е. на 9.