Устройство для дистанционного программного управления сигнализацией и электропроводными механизмами

(51)5 6 05 В 19/08 ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(71) Научно-и роизводствен ное объединение "Гидротрубопровод"(56) Авторское свидетельство СССР М 1372279, кл. О 05 В 19/08, 1988.Авторское свидетельство СССР М 1635162, кл. О 05 В 19/08, 1989.(54) УСТРОЙСТВО ДЛЯ ДИСТАНЦИОННОГО ПРОГРАММНОГО УПРАВЛЕНИЯ СИГНАЛИЗАЦИЕЙ И ЭЛЕКТРО- ПРИВОДНЫМИ МЕХАНИЗМАМИ(57) Изобретение относится к системам автоматики и может применяться в схемах автоматического управления машинами, механизмами, поточно-транспортными системами и т,д. Изобретение позволит упростить конструкцию устройства и процесс программирования. Для этого в устройство, содержащее входной и выходной блоки,Изобретение относится к устройствам управления и может применяться в системах автоматизации технологическим оборудованием,Цель изобретения - упрощение конструкции устройства путем сокращения числа логических элементов и количества командных шин, а также повышение быстродействия за счет обеспечения последовательного выполнения двух операций на одном такте.,Ж 1801223 АЗ блок оперативной памяти, блок синхронизации, программный блок и генератор импульсов, введен элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с соответствующими связями, а в блок синхронизации введен элемент И, входы которого подключены к генератору импульсов и к инверсному выходу одного из счетных триггеров, а выход синхронизирует процесс записи в ячейки памяти блока оперативной памяти и выходного блока, что позволяет на одном такте производить две операции по записи переменных в управляемый триггер и в перечисленные выше блоки, Введение элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с новыми связями позволяет уменьшить количество логических элементов, участвующих в процессе коммутации и вычислении функций алгебры Буля, и сократить число командных шин, что упрощает конструкцию устройства и процесс программирования. а включение элемента И с новыми связями в блок синхронизации позволяет сократить число тактов для выполнения отдельных операций в процессе реализации программы, 7 ил. Предлагаемое устройство поясняется чертежами (фиг. 1-7).Устройство (фиг.1) состоит из входного блока 1, входы которого подключены к адресным шинам и первичным датчикам (на чертеже не показаны. представлены значениями сигналов Х 1,Х, а выход связан с блоком 2 коммутации (далее обозначенным БК), содержащим дешифратор 3, связанный входами с командными шинами С 1 Сз д выходами соответственно с входами перво 18012235 10 15 20 25 ЗО 35 40 45 50 55 го и второго элементов И 4 и 5, выходы которых через элемент ИЛИ 6 подключены к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7, второй вход которого связан с командной шиной, а выход через третий элемент И 8 связан с управляющим входом триггера 9, информационный вход которого соединен с соответствующей командной шиной, а выход подключен к выходному блоку 10 и блоку 11 оперативной памяти, связанных с выходом блока 12 синхронизации, содержащего первый счетный триггер 13, подключенный прямым выходом к элементу И 14, а инверсным выходом к первым входам элементов И 15 и И - НЕ 16, второй вход последнего подключен к выходу элемента И 17, входы которого связаны с прямым выходом второго счетного триггера 18 и с выхо- дом инвертора 19, вход которого является входом блока синхронизации и связан с генератором импульсов 20, Управляет работой всего устройства программный блок 21, связанный со всеми блоками устройства.Необходимо учесть, что выход вновьвведенного элемента И 15 в блоке синхронизации 12 соединен с блоками выходным 10 и оперативной памяти 11 и обеспечивает запись информации в ячейки памяти этих блоков во второй четверти такта, выход элемента 17 обеспечивает запись информации в триггер 9 в третьей четверти такта, что следует из приведенных диаграмм работы блока синхронизации 12 (фиг,6), Это позволяет на одном такте вначале (во вТорой четверти такта) записывать информацию из триггера 9, в блоки 10 и 11, а затем записывать новую информацию в триггер 9 (в третьей четверти такта). В остальном работа блока синхронизации аналогична его работе в прототипе. Генератор импульсов 20 формирует непрерывную последовательность прямоугольных импульсов, которые поступают на вход блока 12 синхронизации.С прямого выхода триггера 13 импульсы поступают на вход элемента И 14, который по их совпадению с импульсами генератора 20 импульсов выдает тактовые импульсы, поступающие на вход программного блока 21, который на основе этих тактовых импульсов формирует команды управления, Причем в результате возможного сбоя синхроимпульса относительно тактового импульса элемент И - НЕ 16 сформирует импульс сброса, который обнулит счетный триггер 18 и положение синхроимпульса восстановится (см, диаграмму на фиг,7), Все счетные триггеры срабатывают по заднему фронту импульсов.Стрелками, направленными к элементам и блокам, помечены входы всех элементов и блоков,С 1, Сб - командные сигналы, управляющие работой БК 2.Св,С - адресные командные сигналы, определяющие необходимую ячейку памяти в блоках 10, 11 или нужный вход в блоке 1,Входной блок 1 известной конструкции дан на фиг,2, Он состоит из элементов согласования 22, на входы которых поступают двоичные сигналы от дискретных датчиков, а с выхода снимаются унифицированные сигналы, соответствующие логическим сигналам "0" и "1", элементов считывания 23, в качестве которых можно использовать двухвходовые элементы И, элемента ИЛИ 24, управляемого элементами считывания 24, и дешифратор 25, управляющего элементами 24 по адресным командам из программного блока 21.Выходной блок 10(фиг,З) состоит из элементов И 26, стандартных ячеек памяти (триггеров) 27, куда заносится информация из БК 2 и соответствующих усилителей 28, передающих логические сигналы из ячеек памяти на электроприводные механизмы или световую индикацию, по адресным командам из программного блока 21 и БК 2, поступающих на дешифратор 29.В качестве примера на фиг,4 изображена функциональная схема программного блока 21 известной конструкции.Программный блок 21 состоит из стандартных элементов: счетчика импульсов ЗО, дешифратора 31, распределяющего импульсы во времени и по направлению, диодной матрицы с горизонтальными и командными шинами, диодов и инверторов (на чертеже . не показаны) или, как в примере, стандартных ППЗУ и ПЗУ 32,выполненных, например, на микросхемах серии 155 РЕЗ, К 573 РФ 1 и т,дв которых записана программа работы всего устройства.Блок оперативной памяти 11, который . состоит из ячеек памяти, элементов записи и считывания и в качестве которого могут быть использованы стандартные ОЗУ (оперативные запоминающие устройства) или, как в примере, приведенном на фиг.5, блок оперативной памяти содержит элементы 33 обращения к ячейкам памяти, в качестве которых могут быть использованы элементы И, ячейки памяти 34, элементы считывания 35, в качестве которых могут быть использованы элементы И, элемент ИЛИ 36, и первый и второй дешифраторы 37. По командам, поступающим из БК 2 и программного блока 21 первый дешифратор 37, через соответствующий элемент 33 заносит в соответствующую ячейку памяти 34 информацию, поступающую из БК 2, а второй дешифратор 37 по командам из БК 2 и программного5 10 15 20 25 30 35 40 45 50 55 блока 21 считывает информацию через элемент считывания 35 из соответствующей ячейки 34, которая через элемент ИЛИ 36 поступает нэ вход БК 2.В качестве триггера 9 можно использовать стандартный двухтактный О-триггер, например, типа К 176 ТМ 2, при этом на тактовый вход С подается сигнал с выхода элемента И 7, а на О-вход - информационный сигнал С 5 из программного блока. Перед работой триггер устанавливается в исходное, например единичное, состояние путем подачи сигнала на установочный вход.Принцип действия предлагаемого устройства рассмотрим на примере работы электропривода в зависимости от результата вычисления логической функции Х 1 Х 2 х х(Хз + Х 4), причем значения Х 1, Х 2 и Хз поступают от датчиков, а значение Х 4 предварительно записано в блок оперативной памяти 11.Перед началом работы триггер 9 устанавливается в исходное единичное состояние, т,е. на его выходе присутствует логическая единица.Будем считать, что при сочетании команд С 1, С 2, Сз соответственно 100 активизируется первый верхний выход дешифратора 3, и ри 010 - второй выход, и ри 110 - третий выход, а при. 001 - четвертый нижний выходдешифраторэ 3, Оговоримся, что запись значения С 5 происходит в триггер 9, когда на его управляющем входе находится логическая единица,На первом такте необходимо подать из программного блока команды С 1 = 1, С 2 = О, Сз=О, С 4=1, С 5=0 и путем адресных команд С 5,С 1 найти значение Х 1 в блоке 1 и подать его на верхний вход элемента И 4. При этом значение Х 1 под действием команд С 1 = 1, С 2 = О, Сз = О, С 4 = 1 инвертируется и поступит через элементы 4, б, 7 и 8 в третьей четверти первого такта на управляющий= 1, то триггер 9 останется в прежнем состоянии, а если Х = О, то триггер 9 перейдет в нулевое состояние. На втором такте аналогично под действием тех же команд С 1.С 5 значение Х 2, при соответствующих информационных командах С 6,С поступит на тактовый вход триггера 9 и также при Х 2 = 1 состояние триггера 9 останется в предыдущем состоянии, а если Х 2 = О, то предыдущее, например, единичное состояние триггера 9 перейдет в нулевое состояние, а если триггер 9 был в нулевом состоянии, то он также в этом состоянии и останется, Переход состояния триггера 9 всегда происходит в третьей четверти такта, На третьем такте под действием команд С 1 = 1, С 2 = 1,Сз = О, С 4 = 1, С 5 = 0 во второй четверти третьего такта значение выхода триггера 9 запишется в блок оперативной памяти, т.к. активизируется третья шина дешифратора 3. Запись произойдет в ячейку памяти садресом, определяемым значением командСбС,В третьей четверти третьего такта произойдет под действием команды С 4 = 1 запись нулевого значения информации С 5 втриггер 9, На четвертом такте под действием команд С 1=1, С 2 = О, Сз = О, С 4 = 0; С 5 =1 и соответственно значений Сб,С входнойсигнал Хз в третьей четверти четвертого такта появится на управляющем входе триггера9 и, если Хз = О, то состояние триггера 9 неизменится, а если Хз = 1, то триггер 9 перейдет в единичное состояние,На пятом такте под действием командС 1 = О, С 2 = 1, Сз = О, С 4 = 1, С 5 = 1 активизируется вторая шина дешифратора 3 и значение Х 4, определяемое адресом Сб,С изначением С 4 = 1 из блока 11, через элементы 5, 6, 7 и 8 в третьей четверти такта появится на управляющем входе триггера 9,Если Х 4 = О, то произойдет установка триггера 9 в единичное состояние.Если Х 4 = 1, то состояние триггера 9останется прежним,На шестом такте при значениях командных сигналов С 1 = О. С 2 = 1, Сз = О, С 4 = 1,С 5 = 0 значение результата вычисления фунг,Г,кций Х 1 Х 2 ранее записанное в блок оперативной памяти 11 через элементы 5, б, 7 и 8подается на тактовый вход триггера 9 и,если Х 1 Х 2 = 1, то значение сигнала навыходе триггера 9 не меняется, т.к, на еготактовом входе имеется нулевой сигнал, аесли Х 1 Х 2 = О, то триггер 9 переключается внулевое состояние,Поэтому если при Х 1 Х 2 = 1 значение г,функции, вычисленной на предыдущих тактах, т,е, Хз + Х 4 = 1, то значение сигнала навыходе триггера 9 равно 1. если Хз+ Х 4 = О,то на выходе триггера 9 имеется нулевойсигнал, На седьмом такте выходное значение триггера 9, т.е. результат вычисленияфункции Х 1Х 2 (Хз + Х 4) записывается ввыходной блок по командам С 1 = О, С 2 = О,Сз = 1. При этом активизируется нижнийвыход дешифратора блока 10 значение логического сигнала с выхода триггера 9.Ячейка памяти соответствует адресу,код которого определяется адресными командами СбС 1,Как следует из приведенного примера,если обозначить через Т значение сигналана выходе элемента 8 и нэ тактовом входетриггера 9. а через У значение на выходетриггера 9, то работа триггера 9 на любом такте, обозначенном через 1, можно описать выражением;Ус = С 5 Тс + Тс. У(с - 1),где Тт - наличие на такте (в третьей его четверти) импульса, разрешающего запись значения С в триггер 9;Т - отсутствие импульса разрешения 10записи на такте;Сс - значение сигнала на информационном входе триггера 9 на такте,Ут - значение сигнала на выходе триггера 9 по окончании такта; 15У(м) - значение сигнала на выходе триггера 9 по окончании предыдущего такта относительно такта с, т,е, по окончанию (т - 1)-го такта.20В приведенном примере показано, каким образом с помощью элементов 3 - 9 покомандам С 1;Сь можно находить значениялогического произведения (Х 1 Хг), логической суммы (Хз + Х 4) и инверсии (Х 4) переменных, находящиеся в блоках 1 и 11, а припомощи информационных сигналов С 6.С 1можно на разных тактах отыскивать адресалюбых переменных во входном блоке 1, вблоке оперативной памяти 11 и в выходном 30блоке 10, Таким образом, в предлагаемомустройстве по тактам можно реализоватьфункционально полный набор булевых функций, что позволяет вычислять последовательно по тактам любую функцию алгебры 35логики, представленную в последовательно-параллельной форме, Как уже отмечалось выше, возможность на одном тактеодновременно сначала (во второй четверти)записать значение результатов промежуточных вычислений в блок оперативной памяти или выходной блок, а затем в третьейчетверти того же такта проводить операциюв триггере 9, позволяет сократить количество тактов при реализации той или иной функции,Технико-экономический эффект от применения предложенного решения состоит вупрощении разработки и эксплуатации устройства за счетупрощения его конструкции, 50а также в упрощении процесса программирования за счет сокращения числа командных шин, Например, в прототипе 9командных шин, 40 элементов и блоков, а впредложенном решении соответственно 5 и 5521,Формула изобретенияУстройство для дистанционного программного управления сигнализацией иэлектроприводными механизмами, содержащее входной и выходной блоки, блок оперативной памяти, генератор импульсов, программный блок, блок коммутации, содержащий управляемый триггер, три элемента И и элемент ИЛИ, трехвходовый дешифратор, соединенный входами с группой входов задания блока, первый и второй выходы дешифратора соединены соответственно с первыми входами первого и второго элементов И, вторые входы которых подключены к первому и второму информационным входам блока коммутации, а выходы соединены с входами элемента ИЛИ, а также блок синхронизации, состоящий из первого и второго счетных триггеров, двух элементов И, элемента И - НЕ, инвертора, причем входы инвертора, первого элемента И и первого счетного триггера соединены с выходом генератора импульсов, а выход инвертора - с входом второго счетного триггера, прямые выходы первого и второго счетных триггеров соединены с первыми входами соответственно первого и второго элементов И, выход второго элемента И соединен с первым входом элемента И - НЕ, второй вход которого подключен к инверсному выходу первого счетного триггера, а выход - к входу сброса второго счетного триггера, выход первого элемента И соединен с первым выходом блока, при этом первый информационный вход блока коммутации соединен с выходом входного блока, первая группа информационных входов которого соединена с первой группой входов устройства, вторая группа информационных входов - с второй группой входов . устройства, второй информационный вход - с третьим выходом блока синхронизации, а выход - с первыми информационными входами выходного блока и блока оперативной памяти, вторые информационные входы которых подключены к второму выходу блока . синхронизации, первый выход которого подключен к счетному входу программного блока, первая группа выходов задания которого соединена с группами входов задания входного, выходного блоков и блока оперативной памяти, вторая группа выходов задания программного блока подключена к соответствующим входам задания блока коммутации, о т л и ч а ю щ е е с я тем, что, с целью упрощения конструкции устройства, повышения его быстродействия, в блок коммутации введен элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы которого соединены с первым входом задания блока и с выходом элемента ИЛИ соответственно, а выход - с первым входом третьего элемента И, выход которого соединен с управляющим входом управляемого триггера,10 1801223 гб Хп информационный вход которого соединен с вторым входом задания блока, второй вход третьего элемента И соединен с третьим информационным входом блока коммутации, а в блок синхронизации введен третий элемент И, первый и второй входы которого подключены соответственно к выходу генератора импульсов и к инверсному выходу второго счетного триггера, а выход - к второму выходу блока синхронизации, вы ход второго элемента И соединен с третьимвыходом блока.