Преобразователь угла поворота вала в код

(57кебыт сумми ка, 3 И бретение о слительной оситс вт атике быть ехни вязи мож поль аналоговых исцифровым выовано для в информа и н исли ельным устрль изобретен ской погреш ство м.еньше преобр е ди- овая умости амич еля. Нафиг.1 предспреобраэова я тавлена структур теля; на фиг.2 ма его работы. схе временная диаг ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР АВТОРСКОМУ СВИДЕТЕЛЬ) Изобретение относится к автомати и вычислительной технике и может ь использовано для связи аналоговых источников информации с цифровым вычислительным устройством. С целью уменьшения динамической погрешности в преобразователь угла поворота вала в код, содержащий генератор импульсов, формирователь синусоидального напряжения, синусно-косинусный вращающийся траисформатор (СКВТ), комму татор, фазосдвигающий элемент, фильтр, компаратор, инвертор, два 2 триггера, элемент,ИЛИ, три элемента 1 И, счетчик импульсов, блок управпения, введены формирователь кода временного интервала, формирователь кода приращения угла, три регистра, блок умножения, два сумматора, элемент запрета и шина опроса. В двух положениях коммутатора выходные сигналы СКВТ подаются на входы фазосдвигающего элемента, в результате чего в счетчике формируется код мгновенного значения угла поворота. В формирователе кода временного интервала формируется код, соответствующий временному интервалу между серединой интервала формирования кода в счетчике а и импульсом опроса, В формирователеЙ кода приращения угла формируется разность между текущим и предыдущим значениями кода в счетчике, которая является эквивалентом кода скорости вала. В блоке умножения выходные коды двух формирователей перемножаются, в результате чего выделяется составляющая динамической погрешности, которая феа 4 руется с выходным кодом счетчи- ЯДз.п. Ф-лы, 2 ил. Ю Преобразователь угла поворота вала в код содержит генератор 1 импуль сов, формирователь 2 синусоидального напряжения, синусно-косинусный вращающийся трансформатор (СКВТ) 3, ком мутатор 4, фазосдвигающий элемент 5, фильтр 6, компаратор 7, инвертор 8, триггеры 9 и 1 О, элемент 11 ИПИ, эле менты 12-14 И, счетчик 15 импульсов, блок 1 6 управления, формирователь 1 7 кода временного интервала, формирователь 18 кода приращения угла, регистры 1 9, 20 и 21, блок 22 умножения, сумматоры 23 и 24, элемент 25 запрета, шину 26 опроса. Блок 1 6 управления содержит компаратор 27, .триггер 28, элементы 29, 30 И, счетчик 31 импульсов, дешифратор 32, формирователи 33 и 34 импульсов. Формирователь 17 кода временного интервала содержит делители 35 и 36 частоты, инвертор 37, элементы 38 и 39 И, элемент 40 ИЛИ,Формирователь 41 импульсов, счетчики 42 и 43 импульсов. Формирователь 18 кода приращения угла содер жит регистры 44 и 45, блок 46 инверторов, сумматор 47.Преобразователь работает следующим образом.20Опорное напряжение 11 ц Формирователя 2 синусоицального напряженияи фиг.2,а), частота которого в 2 раза меньше частоты генератора 1 импульсов, подается на питание синусно косинусного вращающегося трансформатора 3 и на компаратор 27, который срабатывает при превышении напряже нием П нулевого уровня. Переднийфронт выходного импульса компаратора 27 устанавливает П-триггер 28 в состояние "1". Элемент 30 И закрывается, а элемент 29 И начинает пропускать на вход счетчика 31 импульсы генератора 1 . При изменении кода35 счетчика на выходах дешифратора 32 появляются управляющие импульсы, Последний по времени импульс Б (фиг,2,б) сбрасывает В-триггер 28. При.этом элемент 29 И закрывается, а элемент 40 . 30 И начинает пропускать на вход сброса счетчика 31 импульсы генератора 1. Процесс повторяется с циклом, равным целому числу периодов напря. жения. Па45Выходные сигналы синусно-косинусного вращающегося трансформатора коммутируются двухпозиционным коммутато ром 4 и подаются на фазосдвигающий 50 элемент 5, Управление коммутатором 4 осуществляется сигналом 11 (фиг.2,в). через формирователь 33 импульсов . Фаза выходного напряжения б (фиг.2,г) фазосдвигающего элемента 5 зависит от угла Ы, поворота ротора синусно-косинусного вращающегося трансформатора Э, причем знак Фазы определяется положением коммутатора 4. За эквивалент измеряемого угла принимается разность фаз напряжения 11 г в двух положениях коммутатора 4,Для преобразования разности Фаз во временной интервал напряжение 11 через фильтр 6, преграждающий прохождение помех, подается на компаратор 7, который срабатывает каждый раз при превьппении его входным напряжением нулевого уровня. Временной интервал между одноименными фронтами выходных шпульсов 11 А (фиг.2,д) компаратора 7 в двух положениях коммутатора 4 пропорционален измеряемому углу пБДля выделения одноименных фронтов выходных импульсов компаратора 7 предназначены инвертор 8, В-триггеры 9 и 10, элементы 1 Э, 14 И и элемент 11 ИЛИВ исходном состоянии Р-триггеры 9 и О сброшены уиравляющим сигналом 0 и выходной сигнал 11 элемента 11 ИЛИ (фиг.2, е) имеет нулевой уровень, После появления на входах элементов 13, 1 4 И управляющего сигнала 11 сформированного Формирователем 34 (фиг,2, ж), элементы 13, 14 И открываются, и если фронт первого же выходного импульса компаратора 7 в момент времени , положителен, то Р-триггер 9 устанавливается в состояние ".1 " . При этом элемент 14 И за,крывается, делая 0-триггер 10 нечувствительным к сигналам на его С-входе, а на выходе элемента 11 ИЛИ в момент времени й, устанавливается уровень "1"Управляющим сигналом 11 коммутатор 4 переводится во второе положение и после того, как управляющий сигнал 11, примет нулевой уровень, положительный Фронт первого же выходного импульса компаратора 7 в момент времени 1 устанавливает 0-триггер 9 в состояние "0". При этом на выходе элемента 11 ИЛИ также устанавливается нулевой уровень .Если после возникновения сигнала 11, первым появился отрицательный фронт выходных импульсов компаратора 7, то срабатывает Р-триггер 1 О, а Э-триггер 9 остается закрытым,В интервал времени й - 1 1 элемент 12 И открыт и импульсы генератора 1 поступают на счетчик 15, Если измеряемый угол оС является постоянной величиной, код Иэ счетчика 15 пропорционален измеренному углу о 6ЯЗ ИЗ 50 5 1 5224При вращении вала измерение его углового положения происходит с динамической погрешностью Ьс. Устранение динамической погрешности осу 5 ществляется следующим образом.Код счетчика 15 подается на вход сумматора 47, На другой вход сумматора 47 через блок 46 инверторов с выхода регистра 44 подается код уг" 10 ла предыдущего цикла преобразования., Выходной код ЬИ сумматора 47, пропорциональный угловой скорости, записывается в регистр 46 управляющим сигналом Б (фиг.2, з) . Затем управляю щим сигналом Б 1 А (фиг.2, и) в регистр 44 записывается код угла текущего цикла преобразования.По переднему фронту сигнала Б формирователем 41 вырабатывается им пульс, сбрасывающий счетчик 42, При этом открывается элемент 38 И и на вход счетчика 42 через элемент 40 ИЛИ начинают поступать тактовые импульсы времени с делителя 36 частоты, 25 который имеет коэффициент передачи, равный двум. В момент окончания сиг - нала Бе элемент 38 И закрывается, открывается элемент 39 И и на вход счетчика 42 поступают тактовые им пульсы времени с делителя.35 частоты.Код счетчика 32"(фиг.2, л) в момент времени С равен2 С - С - Ь352Угде Е - частота выходных сигналов делителя 35.При поступлении с выхода блока 16 сигнала Бк (фиг.2, к), подаваемого 40 через элемент 25 запрета на вход установки счетчика 43 и управляющие входы записи регистров 20 и 21, вЪсчетчик 43, непрерывно считывающий . тактовые импульсы времени, записывается текущий код счетчика 42. В регистр 20 из регистра 44 переписывается код угла, а из регистра 45 в регистр 21 код ЬИ, эквивалентный угловой скорости.В момент времени сс поступления . по шине 26 опроса сигнала П (фиг.2,н) элемент 25 запрета закрывается, йсключая запись новых кодов в счетчик 43 и регистры 20 и 21, а в регистр 55 19 с выходов счетчика 43 (фиг.2, м) записывается код времени, пропорцио 2 С - С - С нальный Б = Г Код 08 6времени И с регистра9 и код 111 приращения угла за цикл Т преобразования с,регистра 21 подаются на входы блока 22 умножения. Выходной код блока 22 пропорционален первой составляющей динамической погрешности преобразователя.На вход сумматора 23 с выхода регистра 20 подается код Бугла ОЬ . На младшие разряды другого входа этого сумматора поступают старшие разряды кода с выхода регистра 21. Число используемых младших разрядон входа сумматора 23 определяется наклоном фазочастотной характеристики фильтра 6. В сумматоре 23 производится компенсация динамической погрешности, вносимой фильтром б где К - определяется величиной сдвига старших разрядов выходного кода регистра 21 на входахсумматора 23,Выходные коды блока 22 умноженияи сумматора 23 суммируются на сумматоре 24 . Выходной код сумматора 24является выходным кодом преобразователя и не содержит динамической ошибки. Это справедливо, если вращениенала происходит с постоянной угловойскоростью. При нелинейном измененииугла появляется ошибка, величина которой увеличивается с увеличениемцикла преобразования. Минимальноезначение Т, цикла преобразования ограничивается временем, необходимымдля успокоения переходных процессовперезаряда реактивных элементов фазосдвигающего элемента 5 и фильтра 6при коммутации выходных напряженийСКВТ 3. Для получения малой статической погрешности постоянные времени фильтра б,нужно выбирать возможно большей величины, что приводит кзатягиванию переходных процессов и,следовательно, к необходимости увеличивать цикл Тц преобразования.Таким образом, при нелинейном изменении угла пределы выбора величины цикла ограничены условием обеспечения приемлемых значений статической и динамической погрешностей. Изэтих соображений выбирается коэффициент передачи делителя 35.Формула изобретенияПреобразователь угла поворотавала в код, содержащий генератор им 522408пульсов, выход которого соединен с первыми входами блока управления и первого элемента И и входом формирователя синусоидального напряжения, выход которого соединен с входом синусно-косинусного вращающегося трансформатора и вторым входом блока управления, выходы синусно-косинусного вращающегося трансформатора соединены с информационными входами коммутатора, выходы коммутатора соединены с входами фазосдвигающего элемента, фильтр, выход которого через компа - ратор соединен с входом инвертора, первый и второй триггеры, прямые выходы которых соединены с входами элемента ИЛИ, а инверсные выходь 1 соединены с первыми входами соответственно второго и третьего элементов И, выход элемента ИЛИ соединен с вторым входом первого элемента И, выход которого соединен со счетным входом счетчика импульсов, первый и второй выходы блока управления соединены со ответственно с управляющим входом коммутатора и входами установки первого и второго триггеров, о т л и - ч а ю щ и й с я тем, что, с целью уменьшения динамической погрешностиЗО преобразователя, в него введены формирователь кода временного интервала, формирователь кода приращения угла, три регистра, два сумматора, блок умножения, элемент запрета и шина опроса, которая соединена с управляющими входами элемента запрета и первого регистра, выходы генератораимпульсов, элемента ИЛИ и элемента запрета соединены соответственно с первым, вторым и третьим входами формирова -40 теля кода временного интервала, выходы которого соединены информационными входами первого регистра, третий и четвертый выходы блока управления и группа выходов счетчика импульсов45 соединены соответственно с первым и вторым входами и группой входов формирователя кода приращения угла, первая и вторая группы выходов которого соединены с информационными вхо дами соответственно второго и третьего регистров, пятый выход блока управления соединен с информационнымвходом элемента запрета, выход которого соединен с управляющими вход - 55 ми второго и третьего регистров, выходы первого и третьего регистров соединены с входами блока умножения,выходы второго регистра и выходы старших разрядов третьего регистра соединены с входами первого сумматора, выходы которого и выходы блока умножения соединены с входами второго сумматора, выходы которого являются выходами преобразователя, шестой выход блока управления соединен с вторыми входами второго и третьего элементов И, выходы которых соединены с информационными входами соответственно второго и первого триггеров, выходы компаратора и инвертора соединены с управляющими входами соответственно первого и второго триггеров, второй выход блока управления соединен с установочным входом счетчика импульсов, а выход фазосдвигающего элемента соединен с входом фильтра.2, Преобразователь по п,1, о т л и ч а ю щ и й с я тем, что блок управления содержит компаратор, триггер, два элемента И, счетчик импульсов, дешифратор и два формирователя импульсов, один вход первого элемента И и вход компаратора являются соответственно первым и вторым входами блока управления, один вход. первого элемента И соединен с одним входом второго элемента И, выход компаратора соединен с управляющим входом триггера, информационный вход которого подключен к шине логической единицы, прямой и инверсный выходы триггера соединены с другими входами первого и второго элементов И соответственно, выходы первого и второго элементов И соединены соответственно со счетным и установочным входами счетчика импульсов, выходы разрядов счетчика импульсов соединены с входами дешифратора, первый выход дешифратора соединен с входом первого формирователя импульсов, выход которого является первым выходом блока управления, второй, третий, четвертый и пятый выходы дешифратора являются соответственно вторьи, третьим, четвертым и пятым выходами блока управления, шестой выход дешифратора соединен с входом второго формирователя импульсов, выход которого является шестым выходом блока управления, а второй выход дешифратора соединен с установочным входом триггера.3, Преобразователь по п.1, о т - л и ч а ю щ и й с я тем, что формирователь кода временного интерваласодержит два делителя частоты, инвертор, два элемента И, элемент ИЛИ,формирователь импульсов, первый ивторой счетчики импульсов, вход перного делителя частоты, вход формирователя импульсов и управляющий входвторого счетчика импульсов являютсясоответственно первым, вторым н третьим входами формирователя кода временного интервала, выход первого делителя частоты соединен со счетнымвходом второго счетчика импульсов, содним входом первого элемента И ивходом второго делителя частоты,выход которого соединен с одним входом второго элемента И, вход формирователя импульсов соединен с другимвходом второго элемента И и через инвертор - с другим входом первого элемента И, выходы первого и второгоэлементов И через элемент ИПИ соединены со счетным входом первого счетчика импульсов, установочный вход которого подключен к выходу формирователя импульсов, а выходы соединены с устаиовочньпки входами второго счетчика импульсов, выходы второго счетчика импульсов являются выходами формирователя кода временного интервала,4. Преобразователь по п.1, о тл и ч а ю щ и й с я тем, что формирователь кода приращения угла содержит два регистра, блок инверторов и сумматор, информационные входы первого регистра являются группой входов, управляющие входы первого и второго регистров являются соответственно первым и вторым входами формирователя кода приращения угла, выходы первого и второго регистров являются соответственно первой и второй группами выходов формирователя кода приращения угла, информационные входы первого регистра соединеиы с первой группой входов сумматора, выходы первого регистра через блок инверторов соединены с второй группой входов сумматора, выходы которого соединены с информационными входами второго регистра.1522408 тор М.Максимишинец едактор А.Долин К изводственно-издательскни комбинат "Патент", г. Ужгород, ул. Гагарина, 101 Заказ 6979/5 ВНИИПИ Госуд Составитель А,СмирТехред Л,Олийнык Тираж 884 Подписноевенного комитета по изобретениям и открытиям при113035, Москва, Ж, Раушская наб., д, 4/5