Программное устройство управления

СООЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕа 1 УБЛИН 19) В 19/18, 19/08 ГОСУДАРСТВЕННЫЙ НОМИПО ИЭОБРЕТЕНИЯМ И ОЧНРЫТПРИ ГКНТ СССР(46) 23 02 92 Бюл, Л".7 (71) Специальное конструкторское бюро "Транспрогресс".(56) Авторское свидетельство СССР й 714357, кл. С 05 В 19/18, 1978,Авторское свидетельство СССР Ь 1115021, кл. С 05 В 19/18, 1982. (54) ПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ(57) Изобретение относится к автои Изобретение относится к автоматическому управлению, в частности к программным устройствам управления, и может быть использовано для управления комплексами технологического оборудования и технологическими. процессами.Известно устройство программного управления, содержащее блоки памяти, входные й выходные преобразователи и.вычислительные блоки.Недостатком этого устройства является его большая сложность.Известно также программное устрой- ство управления, содержащее первый и второй нормирующий блоки, блок сканирования адресов, блок памяти программ, блок свертки, включающий группу элементов ИСКЛЮЧАЮЦЕЕ ИЛИ, и пер 2тическому управлению. Цель изобретения - повысить надежность и расширить область применения устройства. Программируемое устройство управления включает генератор импульсов, сканирующий двоичный счетчик, блок памяти, блок свертки, содержащий группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элементы И, ИЛИ, ИЛИ-НЕ. Устройство позволяет обеспечить возможность управления в одном такте управляющей программы несколькими механизмами и возможность контроля положения механизмов, не участвующих в работе на данном такте управляющей программы. 1 з.п.ф-лы,вый элемент И, выход которого соединен с выходом блока свертки, блоктаймеров и генератор импульсов, выход которого соединен с первым входом блока сканирования адресов, выходы которого соединены с группой входов блока памяти, первая группа выходов которого соединена с первойгруппой входов блока свертки, втораягруппа входов которого соединена спервой группой выходов второго нормирующего блока,Недостатками данного устройстваявляются отсутствие возможности управления в одном такте управляющейпрограммы несколькими механизмами,требующими отключения каждого из нихв момент срабатывания датчика конеч"ного положения; и невозможность контроля положения механизмов, перемещения которых не предусматриваются вданном такте управляющей программы,что создает предпосылки к возникно 5вению аварийных ситуаций.Цель изобретения - повышение на"дежности работы и расширение областиприменения устройства.Устройство снабжено блоком управления считыванием, управляющий входкоторого соединен с выходом блокатаймера, первая группа входов - свторой группой выходов блока памяти,вторая группа входов - с второй группой выходов второго нормирующегоблока, а выход - с вторым входомблока сканирования адресов, причемтретья группа выходов блока памятисоединена с группой входов блокатаймеров, управляющий вход которогосоединен с выходом блока свертки,группа выходов которого соединена сгруппой входов первого нормирующегоблока, при этом блок управления считыванием содержит группу инверторов,входы которых соединены с первойгруппой входов блока управления считыванием, первый элемент ИЛИ-НЕ,группу элементов ИЛИ-НЕ, элементов З 0И-НЕ, элемент И, элемент И-НЕ и эле"мент ИЛИ, выход которого подключенк выходу блока управления счить:ванием, управляющий вход которого соединен с пеовым входом элемента И, выход которого подключен к первомувходу элемента;.ИЛИ, второй вход элемента И соединен с выходом элементаИЛИ-НЕ, а второй вход элемента ИЛИ -1,с выходом элемента И-НЕ, входы которого подключены к выходам соответствующих элементов И-НЕ группы элементовИ-НЕ, первые входы которых подключены к соответствующим входам второйгруппы входов блока управления считыванием, а вторые входы - к соответствующим входам первой группы входовблока управления считыванием, выходыинверторов группы соединены с перецми вхоцами элементов ИЛИ"НЕ группы,50вторые входы которых соединены ссоответствующими входами первой группы входов блока управления считыванием, а выходы элементов, ИЛИ-НЕ группыподключены к соответствующим входампервого элемента ИЛИ-НЕ,а блок сверт 55ки дополнительно включает группу элементов сравнения, группу коммутаторов, группу инверторов, группу эле ментов И, элемент ИЛИ-НЕ, причем первая группа входов блока свертки соединена с первыми входами элементов сравнения, а также с управляющими входами коммутаторов группы, с первыми входами элементов ИСКЛЮЧАЮЦЕЕ ИЛИ группы и вторыми входами элементов И группы, а вторая группа входов блока свертки соединена с вторыми входами элементов сравнения и с первыми информационными входами коммутаторов, при этом выход каждого из элементов сравнениясоединен с соответствующим входом элемента Й, а выходы коммутаторов соединены с вторыми входами элементов ИСКЛЮЧАЮ- щЕЕ ИЛИ группы, выходы которых соединены с соответствующими входами элемента ИЛИ-НЕ, выход которого соединен с третьими входами элементов И группы, выходы которых соединены с второй группой выходов блока свертки, первая группа входов которых подключена к вторым информационным входами коммутаторов.Кроме того, блок сканирования адресов содержит триггер, сканирующий двоичный счетчик импульсов, элемент И, распределитель импульсов и дешифратор, причем первый вход блока сканирования соединен с первым входом элемента И, выход которого соединен с входом распределителя импульсов, выход, соответствующий нулевому разряду которого, соединен с входом двоичного сканирующего счетчика импульсов, а соответствующий третьему разряду распределителя импульсов - с входом дешифратора, соответствующим его старшему разряду, при этом все выходы сканирующего двоичного счетчика импульсов, а также выходы, соответствующие первому и второму разрядам распределителя импульсов, соединены с соответствующими выходами группы выходов блока сканирования, а часть из них, определяемая количеством слов в команде, соединена с остальными входами дешифратора, выход которого соединена с К-входом триггера, Б-вход которого соединен с вторим входом блока сканирования, а выходс вторым входом элемента И.На Фиг,1 изображена блок-схема программного устройства; на Фиг,2- функциональная схема блока свертки; на Фиг.3 - Функциональная схема бло"ка управления считыванием; на Фиг.4функциональная схема блока сканирования адресов; на фиг.5 - формат управляющего слова.Программное устройство управления (фиг.1) содержит генератор 1 импуль 5 сов, блок 2 сканирования адресов, блок 3 памяти программ, блок 4 таймера, блок 5 свертки, блок 6 управления считыванием, первый нормирующий блок 7, второй нормирующий блок 8 и шины 9"2 1.Блок 5 свертки (фиг.2) содержит группу элементов 22 сравнения, группу коммутаторов 23, первый элемент И 24, группу инверторов 25, группу элементов 26 ИСКЛЮЧАЮЩЕЕ ИЛИ, группу элементов И 27 и ИЛИ-НЕ 28.Блок управления считыванием (фиг.3) содержит группу инверторов 29, группу 20 элементов ИЛИ-НЕ 30, первый элемент ИЛИ-НЕ 31, группу элементов ИЛИ-НЕ 32, элемент И 33, элемент И-НЕ 34, элемент ИЛИ 35Блок сканирования адресов (фиг.4) состоит из триггера 36, элемента И 37 распределителя 38 импульсов, сканирующего двоичного сцетцика 39, дешифратора 40.Управляющее слово (фиг.5) состоит 30 из И разрядов, Структура управляющего слова определяет следующие группы сигналов;РР к - код состояния признаков;35Т Т- код установки таймера;Х 1 Х м- код конечного состояния;У, У Ум - код направления;Е,Е 7.,Е- код "маски",4 лгде И - число каналов управления.В каждом такте работы устройстваМ-разрядное управляющее слово считывается из блока 3 памяти программ,причем кодсостояния признаков по шине 15 поступает на первую группу входов блока 6 управления считыванием,код уставки таймера по шине 13 - нагруппу входов блока 4 таймера,а кодконечного состояния, код направленияи код маски по шине 12 - на первуюгруппу входов блока 5 свертки.При наличии разбаланса сигналовна входах какого-либо из элементов 22 55Фсравнения (например -го канала управления) на выходе подключенного кней инвертора 25 формируется сигналуровня лог. "1". При этом, если знацение соответствующего бита У, коданаправления для данного канала управления равно лог, "1", то появляетсясигнал высокого уровня на нечетномвыхода Я, 1 данного канала управления,если равен лог. "0" - на четном входе Я Эти сигналы по шине 17 поступают на группу входов первого нормирующего блока 7, разрешая работу-го двухпозиционного исполнительногомеханизма. По окончании его перестройки сигналы на -ом элементе 22сравнения становятся тождественнымии происходит блокирование управляющего воздействия Ц,(или Я, ).Аналогичным образом может быть возбуждено любое количество из И каналов управления в каждом такте управления,Для осуществления контрОля за исполнительными механизмами, не изменяющими свое состояние в данном такте управления, на первые информационные входы коммутаторов 23 из второйгруппы входов блока 5 свертки подаются нормированные сигналы датчиковисполнительных механизмов 01 Ра на вторые информационные входыкоммутаторов 23 подаются из первойгруппы входов блока 5 свертки сигналы кода конецного состояния ХХ ,которые одновременно с этим поступают на входы элементов ИСКЛЮЧАЮЩЕЕИЛИ 26, вторые входы которых подключены к выходам соответствующих коммутаторов 23.В зависимости от значений битовкода маски Е;, Х;, поступающих науправляющие входы- го коммутатора 23 из первой группы входов блока5 свертки, на выходе его формируетсясигнал тождественный либо коду конечного состояния Х Х , либовходам 00 . В первом случаесостояние датчиков исполнительных ме"ханизмов данного канала не контролируется, так как на выходе -го элемента 26 ИСКЛЮЧАЮЩЕЕ ИЛИ имеем уровень логического нуля, независимоот состояния входов 0; 0 . Во втором случае, когда имеется разбалансвходных сигналов х-го элемента 26ИСКЛЮЧАЮЩЕЕ ИЛИ (если возникло не"штатное состояние датчиков механизма,т.е, механизм самопроизвольно изменилсвое положение, обрыв провода ит.п.), на его выходе формируется уровень лог, "1", который вызывает по17 М 7явление на выходе элемента ИЛИ-НЕ 28сигнала уровня лог. "0", подаваемогона входы группы элементов И 27 и запрещающего прохождение управляющих5воздействий на исполнительные механизмы.По окончании отработки шага программы сигнала на всех входах А и Вэлементов 22 сравнения должны попарно совпасть, при этом на выходе первого элемента И 24 Формируется сигнал высокого уровня Р , который по-,ступает на выход блока свертки и пошине 16 на управляющий вход блокатаймера, По истечении времени, заданного кодом уставки блока таймера,на вьаоде последнего формируется сигнал уровня лог. "1", которьй по шине 14 поступает на управляющий вход 20блока управления считыванием 6, Приэтом сигнал на выходе блока управления считыванием появляется в зависимости ог кОДа пРизнаков РРк, поступающего по шине 5 на первую груп.пу входов блока управления считыванием, а также от состояния внешнихусловий Э,ц,Эд поступающих наего вторую Группу входов из второйгруппы выходов второго нормирующего ЗОблока 8 по шине 19,Единичное состояние битов Р Ркода состояния признаков активизирует соответствующие внешние условияЭ, Э ,При состоянии активизированного внешнего условия, соответствующего уровню 1 Ог,"0", на выходеэлемента ИЛИ-НЕ 31 Формируется такжеуровень лог,"0", который с помощьюэлемента и 33 запрещает появлениесигнала "Считывание" на выходе блокауправления независимо от состояниявыхода блока свертки. Устройство зависает на данном шаге программыдо появления уровня лог." 1" на активированном входе, цто реализует ре"жим программной остановки устройствапо любому из Э,Э, внешнихусловий.Единичное состояние битов Р+Рккода состояния признаков активизирует соответствующие внешние условияЭ + Э; . Если состояние ак"тивиэированйого внешнего условия соответствует уровню лог. "1", Формиру ется сигнал "Считывание" на выходеблока управления считыванием и происходит переход на следующий шаг программы, независимо от состояния выхода блока свертки, что позволяет реали-" зовать условные переходы по любому из Э,и Эп 1+к внешних условий.Сигнал "Считывание", формируемый на выходе блока 6 управления считыванием, поступает по шине 11 на второй вход блока 2 сканирования адресов и устанавливает триггер 36 в состояние лог. "1", При этом, разрешается прохождение тактовых импульсов (ТИ) с первого входа блока сканирования на вход распределителя 38 импульсов. Импульс, поступающий с нуЛевого разряда распределителя импульсов, увеличивает на единицу содержимое сканирующего двоичного счетчика 39, выходы которого АИ Формирует адрес слова команды из блока памяти программ 3, считывание которого происходит с помощью импульсов К/И СЕ поступающих с первого и второго разрядов распределителя импульсов.Окончание цикла выборки команды определяется появляением сигнала лог, "1" на выходе дешифратора 40, стробируемого импульсом, поступающим с третьего разряда распределителя импульсов. При этом триггер 36 сбрасывается в лог. "0" и блокирует прохождение тактовых импульсов в распределитель 38 импульсов.Формула и э о б р е т е н и я1. Программное устройство управле" ния, содержащее первый и второй нормирующие блоки, блок сканирования адресов, блок памяти программ, блок свертки, включающий группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, и первый элемент И, выход которого соединен с выходом блока свертки, блок таймеров и генератор импульсов, выход которого сое" динен с первым входом блока сканирования адресов, выходы которого сое" динены с группой входов блока памяти, первая группа выходов которого соединена с первой группой входов блока. свертки, вторая группа входов которого соединена с первой группой выходов второго нормирующего блока, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности в работе и расширения области его применения, он снабжен блоком управления считыванием , управляющий вход которого . соединен с выходом блока таймера, первая группа входов - с второй группой выходов блока памяти, вторая группа входов - с второй группой выходов второго нормирующего блока, а выход - с вторым входом блока сканирования адресов, причем третья группа выходов блока памяти соединена с группой входов блока таймеров, управляющий вход которого соединен с выходом блока свертки, группа выходов которого соединена с группой входов первого нормирующего блока, при этом блок управления считыванием содержит группу инверторов, входы которых соединены с первой группой входов блока управления считыванием, первый элемент ИЛИ-НЕ, группу элементов ИЛИ-НЕ, элементов И-НЕ, элемент И, элемент И-НЕ и элемент ИЛИ, выход которого подключен к выходу блока уп-.равления считыванием, управляющий вход которого соединен с первым вхо" дом элемента И, выход которого подключен к первому входу элемента ИЛИ, второй вход элемента И соединен с 25 выходом элемента ИЛИ-НЕ, а второй вход элемента ИЛИ - с выходом элемента И-НЕ,входы которого подключены к выходам соответствующих элементов И"НЕ группы элементов И-НЕ,первые входы которых подключены к соответствующим входам второй группы входов блока управления считыванием, а вторые входы - к соответствующим входам первой группы входов блока управления считыванием, выходы инверторов группы соединены с первыми входами элементов ИЛИ-НЕ группы, вторые входы которых соединены с соответствующими входами первои группы ВхОдОВ блока упраВле .40 ния сцитыванием, выходы элементов ИЛИ-НЕ группы подключены к соответст; вующим входам первого элемента ИЛИ-.НЕ, а блок свертки дополнительно включает группу элементов сравнения, группу коммутаторов, группу инверторов,45 группу элементов И, элемент ИЛИ-НЕ, причем первая группа входов блока свертки соединена с первыми входами элементов сравнения, а также с управляющими входами коммутаторов группы,с первыми входами элементов ИСКЛЮЧАЮЦЕЕ ИЛИ группы и вторыми входами элементов И группы, а вторая группа входов блока свертки соединена с вторыми входами элементов сравнения и с первыми информационными входами коммутаторов, при этом выход каждого из элементов сравнения соединен с соответствующим входом элемента И, а выходы коммутаторов соединены с вторыми входами элементов ИСКЛЮЧАЮЦЕЕ ИЛИ группы, выходы которых соединены с соответствующими входами элемента ИЛИ-НЕ, выход которого соединен с третьими входами элементов И группы, выходы которых соединены с второй группой выходов блока свертки, первая группа входов которых подключена к вторым информационным входам коммутаторов.2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок сканирования адресов содержит триггер, сканирующий двоичный счетчик импульсов, элемент И, распределитель импуль- сов и дешифратор, прицем первый вход блока сканирования соединен. с первым входом элемента И, выход кото" рого соединен с входом Распределителя импульсов, выход, соответствующий нулевому разряду которого, соединен с входом двоичного сканирующего счетчика импульсов, а выход, соответствующий третьему разряду распределителя импульсов, - с входом дешифратора, соответствующим его старшему разряду, при этом все выходы сканирующего двоичного счетчика импульсов, а также выходы, соответствующие первому и второму разрядам распределителя импульсов, соединены с соответствующими выходами группы выходов блока сканирования,а часть из них, определяемая колицеством слов в команде, соединена с остальными входами дешифратора, выход которого соединен с К-входом триггера, Б-вход которого соединен с вторым входом блока сканирования, а выход - с вторым входом элемента И.1714576 Фиа ФОа 5 вская орректо Редактор о пи Тираж П д сное оМитета по изобретениям и открытиям осква, Ж., Раушская наб., д. 4/5 роизводственно-издательский комбинат "Патент",г, Ужг ул.Гаг ФЕ еС Заказ 693ВНИИПИ Государственно11303 остдв ехред ель М.Кло Л,Олийнык