Кодек блочных кодов

СОЮЗ СОВЕТСКИХ юэдющиие СПУБЛИН 1640829 ПИСАН ОБРЕТЕН ИДЕТЕЛЬСТВ темах передачи инф Цель изобретени мехоустойчивости деры ател ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР Н АВТОРСКОМУ(53) 621.391:681.325(088.8) (56) Авторское свидетельство СССР 1 Р 1376247, кл . Н 03 М 13/02, 1986.Авторское свидетельство СССР У 1408532, кл. Н 03 М 13/00, 1986.Авторское свидетельство СССР1270899, кл. Н 03 М 13/00, 1984. (54) КОДЕК БЛОЧНЫХ КОДОВ (57) Изобретение относится к вычислительной технике и технике связи. Его использование в цифровых системах передачи информации позволяет Изобретение относится к вычислительной технике и технике связи и может быть использовано в цифровых сисБлок-схема кодекприведена на фиг.1даны схемы промежутступеней декодироваиллюстрируют принцика. Кодек блочных кодов состоит ипередающей стороны 1, приемной сроны 2 и канала 3 связи. дающая сторона 1 вып чно прототипу и сод и цифроаналоговый пр 5 (ЦАП),)5 Н 03 М 13/00, Н 04 Ь 1/00 повысить помехоустойчивость декодирования. Кодек содержит на передающей стороне 1 кодеры 4 и цифроаналоговый преобразователь 5, канал 3.связи, а на приемной стороне 2аналого-цифровой преобразователь 6и ступени декодирования, каждая изкоторых включает блок 8 памяти, фазовращатель 9, логический анализатор 1 О, декодеры 11, 12, элементы13, 14 памяти, счетчики 15, 16 импульсов, элемент 17 сравнения, коммутатор 18 и элемент НЕ 19. Цель достигается благодаря введению в первую ступень 7 блока 20 задержки исумматоров 21, 22 по модулю два.1 табл., 5 ил. Приемная сторона 2 содержит аналого-цифровой преобразователь 6 (АЦП)и ступени 7 декодирования. Перваяступень 7 декодирования включает всебя блок 8 памяти, фазовращатель 9,логический анализатор 10, первый ивторой декодеры 11 и 12, первый ивторой элементы 13, 14 памяти, первый и второй счетчики 15, 6 импульсов, элемент 17 сравнения, коммутатор 18, элемент НЕ 19, блок 20задержки, первый и второй сумматоры 21, 22 по модулю два,На Фиг. 1 обозначены входы 23 ивыходы 24. Канал 3 связи состоит изФазового модулятора 25, линии 26связи и Фазового демодулятора 27.Каждая из второй - М-ой ступеней 7-7декодирования (М-крат 1640829,ность фазовой манипуляции передаваемых сигналов) содержит (фиг,2) блок8 памяти, фазовращатель 9, логический анализатор 10, первый и второйдекодеры 11, 12, первый и второй элементы 13, 14 памяти, первый и второйсчетчики 15, 16 импульсов, элемент.17 сравнения, коммутатор 18 и элемент НЕ 19, На фиг.2 обозначены входы 28 и выходы 29 ступени.7.Последняя, М-ая ступень 7 а деко-дирования, включает в себя (фиг.3)блок 8 памяти, первый и второй декодеры 11, 12, первый и второй элементы 13, 14 памяти, первый и второйсчетчики 15, 16 импульсов, элемент17 сравнения, коммутатор 18, первыйэлемент НЕ 19, элемент 30 неравнозначности, второй элемент НЕ 31.Блоки 8-18 всех ступеней 7 декодирования выполнены как в прототипе.,Блок 20 задержки первой ступени 7,задерживает сигнал с (М+1)-го выходаАЦП 6 на время декодирования в деко.дерах 11, 12,Кодек работает следующим образом.Информационные сигналы поступают навходы 23 кодеров 41-4 р блочных кодов(и, К;, д 1, 3. = 1,М, где и "длина кода, К - число информационных символов х-го кода, 61 .- минимальное хэммингово расстояниемд-го кода. Используемые коды являют"ся фазируемыми и двоичными. Сигналы,с кодеров 4- 4 поступают на соответствующие входы. ЦАП 5, на выходе(Вкоторого образуется 2 -ичный сигнал,С выхода ЦАП 5 сигнал подается нафазовый модулятор 25, фаза сигнала2 Й Хна выходе которого равна, гдеН - значение передаваемого сигнала,выраженное в цифровой форме. С выхода фазового модулятора 25 черезлинию 26 связи сигнал поступает йафазовый демодулятор 27. Затем демодулированный сигнал поступает наАЦП 6 который предназначен для кван".вМчтования входного сигнала на 2уровней с выделением дополнительного,символа, несущего информацию относительно ненадежности преобразуемб"-го в цифровую форму принятого сиг-,, 4нала, Символ ненадежности имеет единичное значение, когда принимаемыйсигнал находится в определенной области между соседними значениями возможных состояний сигнала, Квантава"ние на 2 уровней позволяет опре- делить, к какому из двух соседнихвозможных значений фазы ближе принимаемый сигнал, С выходов АЦП 6принимаемые слова записываются вблок 8 памяти в виде матрицы В1Ь 1, 3. О,М, 3 1,п, Каждая 1"ястрока матрицы В, кроме нулевой,соответствует принятому слову х-гокода (и, К 1, д), а каждый столбец, за исключением символа Ьо, соответствует "жесткому" значениюпринятого сигнала. Символ Ъф указывает, к какому из двух возможныхсоседних значений сигнала ближе принятый сигнал. За счет начальной неоднозначности Фазы принимаемого сигнала каждай столбец может быть повернут2 Ф м. на постоянный угол 2 , О, 2-1.,Кроме того,из-за ошибок,возникающихпри передаче сигнала по линии 26 связи, каждый столбец может быть искажен,причем для фазовой модуляции наиболеевероятны ошибки, переводящие сигналв ближайшие возможные состояния. Свыхода первого разряда АЦП б сигналтакже поступает на декодер 11 и черезэлемент НЕ 19 - на декодер. 12 ступени 1 , где вычисляются векторы ошибок для принятого слова и его инверсии. С выходов декодеров 11 и 12 векторы ошибок поступают на входы соответственно элементов 13 и 14 памяти,а также на первые входы сумматоров21 и 22 по модулю два. На вторые входы сумматоров 21, 22 по модулю двас блока 20 задержки поступает вектор ненадежности принимаемых символов. Блок 20 задержки служит для компенсации времени, необходимого длявычисления векторов ошибок декодерами 11 и 12. Вектор ненадежности содержит нули, если принимаемые сигналы переведены .в цифровую форму с высокой степенью достоверности, и единицы, когда достоверность результатааналого-цифрового преобразователя мала.Сложение векторов ошибок с векторомненадежности в болыпинстве случаевобеспечивает уменьшение веса суммарного вектора для правильного случая н 55 -увеличение его для инверсного, вслед"ствие чего увеличивается вероятностьпринятия правильного решения относительно необходимости инвертирования10 принятого слова путем определения суммарного вектора с минимальным весом. Вес получаемых суммарных векторов подсчитывается счетчиками 15 и 16 импульсов, на входы которых подаются сигналы с сумматоров 21, 22 по модулю дна. Со счетчиков 15 и 16 импульсов результаты вычисления весов суммарных векторов подаются на соответствующие входы элемента 17 сравнения. В случае необходимости инвертирования принятого слова, т.е., если нес суммарного вектора оказывается меньше для инверсии принятого слона, с элемента 17 сравнения на управляющий вход коммутатора 18 и первый вход логического анализатора 10 подается единичный сигнал. В противном случае единичный сигнал на выходе элемента 17 сравнения отсутствует, При поступлении на управляющий вход коммутатора 18 нулевого (единичного) сигнала на второй вход логического анализатора 10 через коммутатор 18 подается вектор ошибок принятого слова (его инверсии). На третий вход логического анализатора 10 с первого выхода блока 8 памяти поступают символы Ьф, используемые для определения ближайшего из возможных сигналов, в который переводится принятый сигнал при определении ошибки в соответствующем символе принятого слова. С выходов логического анализатора 10 на управляющие входы Аазовращателя 9 подается сигнал коррекции, возможные значения которого в зависимости от сигналов на входах логического анализатора 10 приведены в таблице.Суммирование сигналов по модулюЮ2 , поступающих с блока 8 памяти и логического анализатора 10, которое реализует Аазовращатель 9, обеспечивает необходимое изменение номера сигнала, Так как Аазовращатель 9 осуществляет необходимую коррекцию принятого сигнала, то отпадает необходимость использования элемента не- равнозначности для коррекции ошибок путем сложения по модулю два принятого слова и вектора ошибок. При этом элемент неравнозначности инвертирует символ принятого слова, если соответствующий символ вектора ошибок ранен единице. Фазовращатель 9 первой ступени 74, изменяя в случае . 25 30 35 40 45 Я 55 ошибки принятый сигнал на соседний, номер которого отличается точно на единицу, реализует ту же самую функцию для первого кодового слова. Поэтому для упрощения кодека блочных кодов выходами ступеней 7 декодирования, содержащих логический анализатор 10 и Аазовращатель 9 служат соответствующие выходы фазовращателя 9, откуда сигнал подается на входы блока памяти следующей ступеени.Дальнейшее Лекодайовааие аа 1-й ступени 7 (1 = 2, И) производится аналогично, С выходов фазовращателя 9ступени 7сигнал поступает на И+2-1 входов блока 8 памяти 1-й ступени 7. Одновременно сигнал, поступающий на нторой вход блока 8 памяти, подается на декодер 11 и через элемент НЕ 19 - на декодер 12, где вычисляются векторы ошибок для принятого слова и его инверсии. С декодеров 11 и 12 векторы ошибок поступают соответственно на элементы 13 и 14 памяти, а также счетчики 15, 16 импульсов, вычисляюшие веса соответствующих векторов ошибок. Вычисленные значения поступают на входы элемента 17 сравнения, определяющего, какое из двух значений меньше. В зависимости бт результата с элемента 17 сравнения на управляющий вход коммутатора 18 и первый вход логического анализатора 10 подается либо нулевой (если вес вектора ошибок принятого слова меньше веса вектора ошибок его инверсии), либо единичный сигнал.Соответственно с коммутатора 18 на второй вход логического анализатора 10 поступает тот вектор ошибок, нес которого меньше. Третий вход логического анализатора 10 соединен с первым выходом блока 8 памяти. Вычисляемое значение сигнала коррекции с выходов логического анализатора 1 О поступает на управляющие входы Аазовращателя 9. Сигнал, поступающий на фазонращатель 9 с выходов блока 8 памяти, за исключением первого выхода, суммируется с сигналом коррекции по модулю 2а затем с выход -Едов фазовращателя 9 поступает на входы следующей ступени 7,1 декопиронания. Выходом 1-й ступени 7 декодирования является первый выход фазовращателя 9.На последней, М-йр ступени 7 декодирования необходимость использо-вания Фазовращателя 9 и логическогоанализатора 10 отпадает, так как коррекции йодлежит только последнее Х-еслово Ь р 1=1 р пе Поэтому блок 8памяти этой ступени 7 р имеет одинвход 1 на который с соответствующеговыхода Фазовращателя 9 ступени 7 щ 1 10подаются символы Ь с учетом изме-.нений, внесенных в результате коррекций на предыдущих ступенях 7. Одно- .временно эти символы поступают на де"."кодер 11 и через элемент НЕ 19 - на 15декодер 12, С декодеров 11 и 12 вычисленные значения векторов ошибокдля принятого слова и его инверсиипоступают соответственно на элементы13 и 14 памяти, а также на счетчики 2015, 16 импульсов, вычисляющие весасоответствующих векторов ошибок, Вы",численные значения поступают на входы элемента 17 сравнения, с выходакоторого в зависимости от полученного результата на управляющий входкоммутатора 18 поступает либо нулевой, либо единичный сигнал. Первыйвход коммутатора 18 соединен с.выхо-,дом элемента 13 памяти, а второй 30вход - через элемент НЕ 31 - с высо-дом элемента 14 памяти. С коммутатора 18 сигнал поступает на первыйвход элемента 30 неравнозначности,на второй вход которого с блока 8 35памяти поступают символы Ь. Элемент 30 неравнозначности исправляетошибки путем посимвольного сложениявектора ошибокри.принятого слова по,модулю два. Сложение принятого слова 40с инвертированным вектором ошибок,выделенных декодером 12, приводит кодновременному исправлению. ошибок иинвертированию кодового слова,Положительный эффект состоит в 4повышении помехоустойчивости декодирования всей кодовой конструкции засчет того, что при принятии решенияучитывается степень надежности зна"чения полученных символов. 501Рассмотрим Фрагмент сигнальнойдиаграммы многопозиционной Фазовоймодуляции, приведенный на Фиг.4. Пе-редаваемые сигналы обозначены точками А и В на единичной окружности.Принимаемые решения на выходе аналоно-цифрового преобразователя 6 означении принятого сигнала обозначены окружностями. При этом каждому передаваемому сигналу соответствуют два возможных значения: сигналу А - точки Ао и А р сигналу В - точки Вр и В. Испольэование при приеме двух возможных значений для каждого передаваемого сигнала позволяет определить направление отклонения принятого сигнала от ближайшей сигнальной точки передаваемого сигнала. Так как отклонения принимаемого сигнала в обе стороны равновероятны, в дальнейшем будем определять вероятность ошибочного решения при отклонении принимаемого сигнала только в одну сторону, В прототипе при попадании принятого сигнала на отрезки дуги (зоны) единичной окружности, ограничивающие секторы 1 и 2, значение на выходах аналого-цифрового преобразователя 6 соответствует точке А, а при попадании принятого сигнала в зоны 3 и 4- точке В.В данном кодеке блочных кодов значение на выходах аналого-цифрового преобразователя 6 определяется аналогично прототипу. Значение же на дополнительном выходе определяется следующим образом. При попадании принятого сигнала в зоны 1 и 4 значение символа ненадежности, снимае мого сдополнительного выхода АПП 6.равно нулю, а при попадании в зоны 2 и 3 - единице, Иными словами, при небольших отклонениях принятого сигнала от сигнальной точки Фазового модуля-, , тора 25 значение сигнала на выходах АЦП 6 полагается надежным, а при больших отклонениях - ненадежным.При безошибочном приеме вес вектора ошибок правипьно принятого слова равен нулю, а для ближайшего из инвертированных кодовых слав - равена Ймо, .если оа 2 . Если в принятом слове искажен тот символ который одинаков у ближайшего кодового слова и ближайшего инвертированного кодо" вого слова, то и в том и в другом случаях вес векторов ошибок увеличивается одинаково, а их раэносты по-прежнему равна Й. При искажении различающихся символов ближайшего к принятому кодового словаи инвертированного кодового слова веса векторов ошибок изменяются следующим образом; вес вектора ошибки для правильно принятого слова увеличивается1640829 40 на количество искаженных символов, а для инверсии принятого слова - уменьшается на такое же число, Если искажается один символ, разность весов векторов ошибок й - 5 д = д. Пусть передается точка А. Будем полагать, что отношение сигнал/шум таково, что вероятность отклонения принятой точкип дальше точки В ма ла и ею можно пренебречь. Без учета степени надежности принятых симво.лов, т.е. для прототипа, математическое ожидание изменения разности весов векторов ошибок при передаче и приеме одного различающегося символа М 1 = 0 (Р+ Р.р) + 2 (Р + Р ) = 2 Р + 2 Рд, где Р - Ра- соответственно вероятности попадания в зоны 1-4. При сложении вычисленных векторов ошибок с вектором символов ненадежностиимеют место следующие ситуацйи:Принятая точка попадает в зону 1. При этом. значение символа 25 ненадежности равно нулю, и изменение разности суммарных векторов также равно нулю, так как символ принят безошибочно.2. Принятая точка попадает в зону 2. Тогда значение символа ненадежности равно единице. В этом случае .вес суммарного вектора принятого слова увеличивается на единицу, а инверсии принятого слова уменьшается иа единицу. Следовательно,35 разность суммарных векторов умень-. шается на два. 3, Принятая точка попадает в зону 3. Значение символа ненадежности равно единице, Вес суммарного вектора для принятого слова не изменяется, так как вектор ошибок также содержит единицу в позиции, соответствующей этой точке. Вес суммарного вектора для инверсии принятого слова увеличивается на единицу. 4. Принятая точка попадает в зону4 . Так как символ принят с ошибкой, 50но считается надежным, то разностьсуммарных векторов уменьшается надва. Для каждого значения отношения сигнал/шум существует оптимальный угол Ц (фиг.4), прн котором помехоустойчивость декодирования максимальна. 1 ОНа, фиг.5 приведена сигнальная диаграмма восьмипозиционной фазовой модуляции. формула изобретения Кодек блочных кодов, состоящий нз передающей и приемной сторон и канала связи, передающая сторона содержит М кодеров (М - кратность фазовой манипуляции передаваемых сигналов), входы которых являются входами кодека, а выходы соединены с входами цифроаналогового преобразователя, приемная сторона содержит аналого-цифровой преобразователь и М ступеней декодирования, каждая из первой - М-ой ступеней декодирования включает в себя блок памяти, фазовращатель, логический анализатор, первый и второй декодеры, первый и второй элементы памяти, первый и второй счетчики импудьсов, коммутатор, элемент НЕ и элемент срав-, нения, первый выход блока памяти со.единен с первым вкодом логического анализатора, остаяъные выходы блока памяти и выходы логического анализатора подключены соответственно к информационным н управляющим входам фазовращателя, выход элемента НЕ соединен с входом второго декодера, выходы первого и второго элементов памяти соединены с первым и вторым информационными входами коммутатора, управляющий вход которого объединен с вторым входом логического анализатора, выходы первого и второго счетчиков импульсов подключены к соответствующим входам элемента сравнения, выходы первого и второго декодеров первой ступени декодирования подключены к входам одноименных элементов памяти, выходы первого и второго декодеров второй - М-ой ступеней декодирования соединены с входами одноименных элементов памяти и счетчиков импульсов, М-ая ступень декодирования включает блок на- . мяти, первый и второй декодеры, первый и второй элементы памяти, первый н второй счетчики импульсов, элемент неравнозначности, коммутатор, элемент сравнения и первый элемент НЕ, выход которого соединен с входом второго декодера, выходы первого и второго декодеров подключены к входам одноименных счетчиков импульсов и эле.ментов памяти, выкод первого элемента памяти соединен с первым информационным входом коммутатора, выходы первого и второго счетчиков импульсов подключены к соответствующим входам элемента сравнения, выход которого соединен с управляющим входом коммутатора, выход которого и выход блока памяти подключены к входам элемента неравнозначности, выкод цифроаналогового преобразователя передающей стороны через канал связи соединен с входом аналого-цифрового преобразователя приемной стороны, выход нулевого разряда которого подключен к первому входу блока памяти первой ступени декодирования, выкод первого разряда аналого-цифрового преобразователя соединен с вторым входом блока па О мяти и входами элемента НЕ и первого декодера первой ступени декодирования, выходы второго - М-го разрядов анало- . го-цифрового преобразователя подключены соответственно к третьему - М+1-му 25 входам блока памяти первой ступени де" кодирования, первый выход фазовращателя з-ой И = 1, М) ступени декодирования соединен с первым входом блока памяти т+1"ой ступени декодиро вания, второй выход фазовращателя х-ой ступени декодирования подключен к второму входу блока памяти и входам элемента НЕ и первого декодера 1+ 1 ой ступени декодирования р тре тий - М+1-1-ый выходы фазовращареля -ой ступени декодирования соединены с одноименными входами блока памяти 1+1-ой ступени декодирования, выходфазовращателя М-ой ступени декодирования подключен к входам блока памяти и первых элемента НЕ и декодера М-ой ступени декодирования, выходэлемента неравнозначности которой является М-ым разрядом выходов кодека,о т л и ч а ю щ и й с я тем, что,с целью повышения помехоустойчивости декодирования, на приемной сто.роне в первую ступень декоди-рования введены первый и второйсумматоры по модулю два и блок задержки, вход которого подключен квыходу М+1-го разряда аналого-цифрового преобразователя, выход блока задержки соединен с первыми входами сумматоров по модулю два, вторые входы и выходы которых подключены соответственно к выходам одноименных декодеров и входам одноименных счетчиков импульсов первой ступени декодирования, в М-ую ступеньдекодирования введен второй элементЯЕ, вход и выход которого подключены соответственно к выходу второгоэлемента памяти и второму информационному входу коммутатора, выходэлемента сравнения в каждой из первой - М"ой ступеней декодированиясоединен с управляющим входом коммутатора, выход которого подключенк третьему входу логического анализатора, первые выходы фазовращателей первой - М-ой ступеней декодирования являются первым - И-ымразрядами выходов кодека. 3-й вход Значение сигналана выходах.1640829 г. 5 Составитель О. Ревинскийедактор Б.Федотов Техред Л,Олийнык Корректор Л.Пилипен оизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 ЗакаВНИИП 1266 Тираж 467 Подписное Государственного комитета по изобретениям и открытиям при лп ССС 113035, Москва, Ж, Раущская наб., д. 4/5