Устройство для кодирования и декодирования с исправлением ошибок

Союз СоветскихСоциалистическихРеспублик оц 684541(61) Дополнительно (22) Заявлено 14. 10 к авт, саид 06.Р 11 У 08 04 Ь Ь 10 присоединением заявки М еаудерствеиньй евьэтет ссср а делам кавбрвтвией и атерктей23) Приоритет Опубликован 81. 326,8. 8) юллетень ИЗЗ ия 08.09.79 ата опубликования оп(71) Заявител 4) УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ И ДЕКОДИРОВАНИЯ С ИСПРАВЛЕНИЕМ ОШИБОК Е 1 епью изобретения явпие коррекционной способ ется повыше ости за счет ных разрядов ванных отка конт ропбок,.выаномии меньшения числадпя коррекции ош ами до четырех е С - чис п кратн номо возможнь остью т В ок с зрядкоде. я коррекцигиразрядномстве требу ов,Нпример, дп ошибок в вось вестном устро ропьных разря ратных в измь конт слов я с Изобретение относится к вычиспитепьной технике и предназначено, например,дпя эпектронной цифровой системы, выпопненной на функциональных узлах сбольшой степенью интеграции,Известно устройство дпя кодированияи декодирования с исправлением ошибоксодержащее приемный, буферный и контропьный регистры и дешифраторЦ.В известном устройстве дпя коррекцошибок, вызванных отказами до четырех запоминаюших элементов, требуетсяМ контрольных разрядов, причем з з аюших элементов.Поставленная цепь достигается тем, что в предложенное устройство введены регистр прямого кода, регистр обратного кода, группа элементов НЕ, две схемы сравнения, два сумматора по модулю четыре, второй дешифратор, коммутатор и блок инверсии. Входы приемного регистра, регистра прямого кода и регистра обратного кода явпяются входами устройства, Первый выход приемного регистра соединен с первым входом бпока инверсии, второй выход - с первым входом первой схемы сравнения, второй вход которой соединен с выходом регистра прямого кода, а третий через группу эпементов НЕ - с первым входом второй схемы сравнения, второй вход которой соединен с выходом регистра684547 3обратного кода. Первые выходы схем сравнения соединены соответственно со входами сумматоров по. модулю четыре, выходы которых соединены со входами первого дешифратора. Выход первого дешифратора и вторые выходы схем сравнения соединены соответственно со входами коммутатора, выход которого соединен со входом контрольного регистра. Выход контрольного регистра через вто- О рой дешифратор соединен со вторым входом блоха инверсии, выход которого соединен со входом буферного регистра. Выход буферного регистра является выходом устройства.5 Использование информации о типе и локализации отказа в изобрег.нии позволяет снизить число контрольных разрядов Я , необходимых для коррекции. трехкратных ошибок, до где- длина кода.Структурная схема устройства длякодирования и декодирования с исправлением ошибок, вызванных отказами дочетырех запоминающих алементов, представлена на чертеже,Устройство состоит иэ приемного регистра 1, группы алементов НЕ 2, регистров .прямого 3 и обратного 4 кода,схем сравнения 5, 6, коммутатора 7,контрольного регистра 8, дешифратора 9,блока инверсии 10, буферного регистра11, сумматоров по модулю четыре 12и 13 и дешифратора 14.40Приемный регистр 1, а также регистры прямого 3 и обратного 4 кода соединены с 3 У (на черт. не показано).Входи схемы сравнения 5 соединены с регистрами 1 и 3, а входы45схем сравнения б - с регистром 4 ичерез группу элементов НЕ 2 регистром 1, Выходы схем сравнения 5, 6соединены с коммутатором 8, которыйподсоединен к контрольному регистру 8,Регистр 8 через дешифратор 9 подключен к блоку инверсии 10, вход которогасоединен с регистром 1, а выход - срегистром 11. Схемы сравнени 5, 6соединены соответственно через сумматоры по модулю четыре 12, 13 с дешифратором 14, который подключен к коммутатору 7. 4При записи в ЗУ слочо подвергаетсякодированию, При этом слово поступаетиа регистр 1, записывается в выбраннуюячейку ЗУ и считывается иа регистр 3,В ту же ячейку записывается обратныйкод слова, хранимого в регистре 1, исчитывается на регистр 3. Схема сравнения 5 по несовпаоению кодов на регистре 1 ирегистре 2 выявляет позиции искажающих отказов. Аналогично схема сравнения б понесовпадению кода обратного, хранимомуна регистре 1, и содержимого регистра 4,выявляет позиции.неискажаюших отказов,Сумматоры 12 и 13 определяют числоотказов каждого вида.При отказе трех запоминаюших элементов возможны следуюшие четыреслучая"./ - имеют место один искажающий отказ и два неискажаюших;7;имеют место два искажаюших отказа и один неискажаюший;6 - имеют место три искажающгхотка зариф .Г имеют место три неискажающихотказа.В первом случае инвертируется разряд, подвергаемый искажению, и номерего записывается в контрольный регистр8, начиная со второго разряда, а в первый разряд записывается "О".Во втором случае инвертируется всеслово, кроме неискаженного отказомразряда, номер последнего записываетсяв регистр 8, начиная со второго раэряда, а в первый разряд записывается "1",,В третьем случае инвертируется всеслово, кроме одного из разрядов, не вхо-дящего в число искажаемых, номер егозаписывается в регистр 8, начиная совторого разряда, а в первый разряд записывается "1".В четвертом случае инвертируетсяодин разряд, не входящий в число разрядов с неискажакицими отказами, номер последнего записывается в контрольный регистр 8, начиная со второго разряда, а в первыйразряд записывается"0",Двухкратные и одиночные отказы могут быть сведены к указанным четырем ситуациям. При отсутствии отказов .интегрируется первый разряд слова, а вригистр 8 заносится год 0000 О;Бешифратор 14 выявляет тип ситуациии выдает управляющий сигнал на коммутатор 7, на который также подаютсясигналы со схем сранения 5, 6. С выхоВ результате слово 11001011 на регистре 1 трансформйруется бпоком инверсии 10 в слово 00100100, полученное инверсией спова (кроме 3-го разряда). На регистр 11 поступает, таким образомЪслово 00100100, которое уже не иска жается отказами ячейки.. При считывании слово декодируется в соответствии с контрольным кодом10 11 и обретает свой первоначальный виц11001011Таким образом, устройство кодирования декодирования с исправлением ошибок, вызванных отказами до четырех зааоминающих элементов обеспечивает . Рункционапьно надежное хранение информации, если число отказов не превышает четырех и при этом испопьвует меньшее, чем в известных устройствах, чиспо контрольных разрядов. Устройство для кодирования и декодирования с исправлением ошибок, содержащее приемный, буферный и контропьный регистры и первый дешифратор, отпичающееся тем, что,с целью повышения коррекционной способности, в устройство введены регистр прямого кода, регистр обратного кода, группа эпементов НЕ, две схемы сравнения, два сумматора по модупю четыре, второй дешифратор, коммутатор и блок инверсии, причем входы приемного регистра регистра прямого кода и регистра обратного кода, являются входами устройства, первый выход приемного регистра соединен с первым входом блока инверсии, второй выход - с первым входом первой схемы сравнения, второй вход которой соединен с выходом регистра прямого кода, а третий выход через группу элементов НЕ - с первым входом второй схемы сравнения, второй вход которой соединен с выходом регистра обратного хода, первые выходы схем сравнения соединены соответственно со входами сумматоров по модулю четыре, выходы которых соединены со входами первого дешифратора, выход первого дешифратора и вторые входы схем сравнения соединены соответственно со входами коммутатора, выход которого соединен со входом контропьнрго регистра, выход контропьного регистра через второй де 55 5 684547да коммутатора 7 снимаются признакинвертирования слова, который поступает на первый разряд регистра 8, и номер искпючаемого разряда, который подается на разряды регистра 8, начинаясо второго.Информация с регистра 8 дешифрируется на дешифраторе 9 и прступаетна блок инверсии 10, который реализует описанные инвертирования слова, 1 Окроме исвлючаемого разряда, или топько искпючаемого разряда в зависимостиот типа ситуации.Таким образом, на регистр 11 поступает слово, неискажаемое отказами.Содержимое регистров 11 и 8 записывается в ЗУ,При считывании слова из памяти производится его декодирование, Считанноеслово поступает на регистр Х а егоконтрольный код - на регистр 8. Кодрегистра 8 дешифрируется на дешифраторе Э и поступает на бпок инверсии 10,При этом проводятся инвертирования,25аналогичные тем которые имели местопри кодировании. В результате двойнойинверсии слово приобретает первоначальный види на регистр 11 поступаетнеискаженное слово.В качестве примера рассмотрим работу устройства при записи слова11001011 в ячейку с отказавшимиразрядами:1-го - отказ типа "генератор нупя"3 -го отказ типа "генератор нупя" 4-гоотказ типа генератор нуля".йпя кодирования слова требуется4 контропьных разряда,На регистрах прямого 3 и обратного404 кода соответственно имеют место коды10000011 00 100100С регистра 1 на схемы сравнения5, 6. соответственно поступают коды1001011 ОО 1 10100На выходах схем сравнения 5, 6соответственно формируются коды0 100 1000 00010000При этом число искажающих отказов50Давно двум, а неискажаюших - одному.С помощью коммутатора 7 в регистр 8заносится код1011, причем первая "1" указывает напризнак инвертирования слова, а код011 на номер позиции исклюяаемогоразряда З-го).Код 1011 дешифрируется дешифратором 9 и поступает на блок инверсии 10. формула изобретения684547 7шифратор соединен со вторым входомблока инверсии, выход которого соединенсо входом буферного регистра, выходбуферного регистра является выходомустройства. Источники информании, принятые вовнимание при экспертизе 1. Авторское свидетельство СССР5 Мо 383050, л 06 Р 11 У 10, 1970,каз 5289/43 Тира ЦНИИПИ Госуд по дедам и 113035, Москва, ж 780 Подписноеарственного комитета СССРзобретений и открытий Ж 35, Раушская наб., д, 4 иал ППП Патент", г. Ужгород, ул. Проектная, 4 Составитель Б. Крылова актор Л. Утехина Техред Н. Бабурка Корректор Ю, Макаренк