Устройство для мажоритарного декодирования циклических кодов при трехкратном повторении комбинации

(5 П ЫТЮОПИСАНИЕ ИЗОБРЕТЕНИЯ ВИДЕТЕЛЬСТВУ РСНО ОМ ч ОСУДАРСТВЕННЫЙ КОМИТЕТ СССО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКР(56) 1. Авторское свидетельство СССРУ 677123, кл. Н 04 1. 1/10,Н 03 К 13/32, 1978 (прототип).(54)(57) 1. УСТРОЙСТВО ДЛЯ МАЖОРИ-ТАРНОГО ДЕКОДИРОВАНИЯ ЦИКЛИЧЕСКИХКОДОВ ПРИ ТРЕХКРАТНОМ ПОВТОРЕНИИ КБИНАЦИИ по авт. св. В 677123,о т л и ч а ю щ е е с я тем, что,с целью повышения достоверности, вве.ден анализатор кодовых комбинаций,к первому входу которого и первомудополнительному входу мажоритарногоэлемента подключен выход декодера,к синхронизирующему входу которогоподключен первый выход анализатора кодовых ко(бинаций, к второмувходу которого подключен соотвествующий выход буферного блока памяти,а второй, третий, четвертый и пятыйвыходы анализатора кодовьж комбинаций подключены соответственно к второму дополнительному входу мажоритарного элемента и первому, второму итретьему входам буферного блока памяти,.при этом дополнительный выходмажоритарного. элемента и выходы блока памяти кодовых комбинаций результатов декодирования подключены соответственно к третьему, четвертому,пятому и шестому входам анализаторакодовых комбинаций.2. Устройство по п.1, о т л и -а ю щ е е с я тем, что анализатор кодовых комбинаций содержит .два счетчика, триггер, четыре элемента ЗАПРЕТ, шесть элементов И, четыре элемента ИЛИ и генератор синхроимпуль-, сов, выход которого подключен к входу первого счетчика, первому прямому входу первого элемента ЗАПРЕТ и первым входам первого и второго элементов И, при этом выход старшего разряда первого счетчика подключен к входу второго счетчика и единичному входу триггера, выход которого подключен к вторым входам первого и второго элементов И и второму прямому входу первого элемента ЗАПРЕТ, к .инверсному входу которого и третьему входу первого элемента И подключен первый выход второго счетчика, второй выход которого подключен к третьему прямому входу первого элемента ЗАПРЕТ и четвертому входу первого элемента И, причем выходы разрядов первого счегчика подключены к входам третьего элемента И, вьжод которого подключен к нулевому входу триггера, а выходы второго элемента ЗАПРЕТ и четвертого элемента И подключены к первому входу первого элемента ИЛИ, выходы третьего элемента ЗАПРЕТ и пятого элемента И через второй элемент ИЛИ подключены к прямому входу четвертого элемента ЗАПРЕТ, к-инверсному входу которого и первому входу шестого элемента И подключен выход первого элемента ЗАПРЕТ, а выходы :четвертого элемента ЗАПРЕТ и шестого элемента И подключены к ходам четвертого элемента ИЛИ, при этом прямой вход второго элемента ЗАПРЕТ объединен с первым входом пятого элемента И1141577 и является первым входом анализаторакодовых .комбинаций , вторым входомкоторого является прямой вход третьего элемента ЗАПРЕТ, объединенный спервым входом четвертого элемента И,к второму входу которого, а такжек инверсным входам второго и третьегоэлементов ЗАПРЕТ и второму входу пятого элемента И подключен выход третьего элемента ИЛИ, входами которогоявляются соответственно четвертый,Изобретение относится к техникесвязи и может быть использовано дляповьппения достоверности информации,передаваемой с использованием циклических кодов,По основному авт. св. Р 67123известно устройство для мажоритарного декодирования циклических кодовпри трехкратном повторении комбинации, содержащее последовательно соединенные буферный блок памяти и мажоритарный элемент, к управляющим входам которого подключены выходы блокапамяти кодовых комбинаций результатов декодирования, к входу которогои входу буферного блока памяти подключены соответственно дополнительныйвыход и вход декодера 1,11.Однако известное устройство длямажоритарного декодирования циклических кодов при трехкратном повторении обладает низкой достоверностью.Цель изобретения - повьппение достоверности.Для достижения цели в устройство 2для мажоритарного декодирования циклических кодов при трехкратном повторении комбинации, содержащее последовательно соединенные буферный блокпамяти и мажоритарный элемент, к управляющим входам которого подключенывыходы блока памяти кодовых комбинаций результатов декодирования, к входу которого и входу буферного блокапамяти подключены соответственно до 3полнительный выход и выход декодера,введен анализатор кодовых комбинаций,к первому входу которого и первомудополнительному входу мажоритарного пятый или шестой входы анализаторакодовых комбинаций, третьим входом ко-,торого является второй вход шестогоэлемента И, при этом выходы генератора синхроимпульсов, первого элемента И, первого элемента ИЛИ, второгоэлемента И и четвертого элемента ИЛИявляются соответственно первым, вторым, третьим, четвертым и пятым выходами анализатора кодовых комбинаций. 2элемента подключен выход декодера,к синхронизирующему входу которогоподключен первый выход анализаторакодовых комбинаций, к второму входу5 которого подключен соответствующийвыход буферного блока памяти, авторой, третий, четвертый и пятыйвыходы анализатора кодовых комбинаций подключены соответственно к втоФ1 О рому дополнительному входу мажоритарного элемента и первому, второмуи третьему входам буферного блокапамяти, при этом дополнительный выход мажоритарного элемента и выходы15 блока памяти кодовых комбинаций результатов декодирования подключенысоответственно к третьему, четвертому, пятому и шестому входам анализатора кодовых комбинаций,20 Причем анализатор кодовых комбийаций содержит два счетчика, триггер, четыре элемента ЗАПРЕТ, шестьэлементов И, четыре элемента ИЛИи генератор синхроимпульсов, выход5 которого подключен к входу первогосчетчика, первому прямому входу первого элемента ЗАПРЕТ и первым входам первого и второго элементов И,при этом выход старшего разряда перО вого счетчика подключен к.входу второго счетчика и единичному входутриггера, выход которого подключенк вторым входам первого и второгоэлементов И и второму прямому входу5 первого элемента ЗАПРЕТ, к инверсному входу которого и третьему входупервого элемента И подключен первый/выход второго счетчика, второй выходкоторого подключен к третьему прямому входу первого элемента ЗАПРЕТ ичетвертому входу первого элемента Ипричем выходы разрядов первого счетчика подключены к входам третьегоэлемента И, выход которого подключен к нулевому входу триггера, а выходы второго элемента ЗАПРЕТ и четвертого элемента И подключены к пер-.вому входу первого элемента ИЛИ, выходы третьего элемента ЗАПРЕТ и пя Отого элемента И через второй элементИЛИ подключены к прямому входу четвертого элемента ЗАПРЕТ, к инверсному входу которого и первому входушестого элемента И подключен выход 15первого элемента ЗАПРЕТ, а выходычетвертого элемента ЗАПРЕТ и шестогоэлемента И подключены к входам четвертого элемента ИЛИ, при этом прямой вход второго элемента ЗАПРЕТ 20объединен с первым входом пятого элемента И и является первым входом анализатора кодовых комбинаций, вторымвходом которого является прямойвход третьего элемента ЗАПРЕТ, объединенный с первым входом четвертогоэлемента И, к второму входу которого,а также к инверсным входам второгои третьего элементов ЗАПРЕТ и второму входу пятого элемента И подключен 3 Овыход третьего элемента ИЛИ, входамикоторого являются соответственночетвертый, пятый и шестойвходы ана,лизатора кодовых комбинаций, третьимвходом которого является второй вход35шестого элемента И, при этом выходыгенератора синхроимпульсов, первого, элемента И, первого элемента ИЛИ,второго элемента Ии четрветого элементаИЛИ являются соответственно первым, 4 О,вторым, третьим, четвертью и пятымвыходами анализатора кодовых комбинаций,На чертеже представлена структурная электрическая схема устройствадля мажоритарного декодирования циклических кодов при трехкратном повторении комбинации,Устройство для мажоритарногодекодирования циклических кодов притрехкратном повторении комбинациисодержит декодер 1, анализатор 2кодовых комбинаций , содержащий гене:ратор 2-1 синхроимпульсов,. счетчики,ИЛИ 2-7, второй элемент И 2-8, триг 1141577 4гер 2-9, третий 2-10 и четвертый2-11 элементы И, третий элементЗАПРЕТ 2-12, второй элемент ИЛИ 2-13,четвертый элемент ЗАПРЕТ 2-14, третий элемент ИЛИ 2-15, пятый элементИ 2-16, четвертый элемент ИЛИ 2-17,шестой элемент И 2-18, буферный блок3 памяти, содержащий регистры 3-1и 3-2, мажоритарный элемент 4, содержащий первый элемент И 4-1, первыйэлемент, ЗАПРЕТ 4-2, второй 4-3 итретий 4-4 элементы И, первый элемент ИЛИ 4-5, второй элемент ЗА(ПРЕТ 4-6, второй 4-7 и третий 4-8элементы ИЛИ, четвертый 4-9 и пятый4-10 элементы И, третий 4-11 и четвертый 4-12 элементы ЗАПРЕТ, блок 5памяти кодовых комбинаций результатов декодирования,Устройство для мажоритарного декодирования циклических кодов притрехкратном повторении комбинацииработает следующим образом.В исходном положении триггер 2-9(устанавливается в единичное состояи вние и сигнал 1 с его выхода подает.ся на вторые входы элемента ЗАПРЕТ.2-4 и элемента И 2-5 и 2-8, а счетчики 2-2 и 2-3 устанавливаются в нулевое состояние, Одновременно с началом приема первого повторения навход генератора 2-1 синхроимпульсовпоступает сигнал Пуск", по которомуон начинает выдавать на частоте иприема синхронизирующие импульсы насинхронизирующий вход декодера 1,вход первого счетчика 2-2 и черезэлемент И 2-8, четвертый выход анализатора 2 кодовых комбинаций и первый вход буферного блока 3 памятина синхронизирующие входы регистров3-1 и 3-2. Емкость счетчика 2-2 равна числу разрядов и в принимаемойкодовой комбинации, закодированнойциклическим (и, Е) кодом. п-Разрядные кодовые комбинации поступают навход декодера 1, с выхода которогопосле декодирования (обнаружения и,если возможно, исправления ошибок)Е-разрядные кодовые комбинации черезпервый вход анализатора кодозых комбинаций, элемент ЗАПРЕТ 2-6, элемент ИЛИ 2-7, третий выход анализатора 2 кодовых комбинаций, первыйвход буферного блока 3 памяти записываются в регистр 3-1. По ок нчании к-го такта с момента начала приема первого овторения сигналы с со 114157ответствующих выходов счетчика 2-2 через третий элемент И 2-10 переводят триггер 2-9 в нулевое состояние, запрещая тем самым прохождение синхронизирующих импульсов на синхрони зирующие входы регистров 3-1 и 3-2. Таким образом, в течение последующих и-Е тактов, когда в декодере 1 происходит формирование остатка от деления на образующий полином, запись и сдвиг информации в регистрах 3-1 и 3-2 отсутствуют. По истчении п тактов с момента начала приема первого повтЬрения с декодера 1 на вход блока 5 памяти кодовых комбинаций ре зультатов декодирования поступает сигнал "1", если оно принято без ошибок, С выхода этого блока сигнал "1" поступает на четвертый вход анализатора 2 кодовых комбинацийи через 20 элемент ИЛИ 2-15 на инверсные входы второго 2-б и третьего 2-12 элементов ЗАПРЕТ, а также на вторые входы элементов И 2-11 и 2-16, подготавливая анализатор 2 кодовых комбинаций к приему второго повторения, По окончании приема первого повторения импульс переполнения со счетчика 2-2 поступает на единичный вход триггера 2-9, переводя его в единичное состояние и обеспечивая тем самым прохождение синхронизирующих импульсовна синхронизирующие входы регистров3-1 и 3-2 в течение первых Е тактовс момента начала приема второго повторения. Элементы второго повторения через первый вход анализатора 2 кодовых комбинаций, пятый элемент И 2-16, второй элемент ИЛИ 2-13, четвертый элемент ЗАПРЕТ 2-14, четвертый эле- ц мент ИЛИ 2-17 и пятый выход буферного блока 3 памяти записывается в ре.гистр 3-2. В это время элементы правильно принятого первого повторения перезаписываются снова в регистр 3-1 через первый выход буферного блока 3 памяти, второй вход анализатора 2 кодовых комбинацийчетвертый элемент И 2-11, первый элементИЛИ 2-7, первый выход анализатора:, 2 кодовых у комбинаций, первый вход буферного блока 3 памяти, через п тактов с момента начала приема второго повторения сигналы с выходов счетчика 2-3 откроют первый элемент, ЗАПРЕТ 2-4 и синхронизирующие импульсы с генератора 2-1 синхроимпульсов в течение М тактов с момента начала приема третьего по вторения поступают наинверсный вход четвертого элементаЗАПРЕТ 2-14 и на первый вход шестого элемента И 2-18, запрещая записьтретьего повторения в регистр 3-2 ипопключая его вход через шестой элемент И 2-18 и четвертый элемент ИЛИ2-17 к дополнительному выходу мажоритарного элемента 4. Элементы третьего повторения с выхода декодера 1поступают на первый дополнительныйвход мажоритарного элемента 4 в течение первых 1 тактов с момента начала его приема. В это же время элементы первого и второго повторений поступают из регистров 3-1 и 3-2 через выходы буферного блока 3 памяти на входы мажоритарного элемента 4. Элементы И 4-1, 4-4, 4-10 и элемент ИЛИ 4-5 формируют мажоритарный результат обработки трех повторений, который через дополнительный выход мажоритарного элемента 4, третий вход анализатора 2 кодовых комбинаций, шестой элемент И 2-18, третий элемент ИЛИ 2-17, пятый ныхоп анализатора 2 кодовых комбинаций, третий вход буферного блока 3 памяти записывается в регистр 3-2 на место второго повторения, В это же время элементы первого повторения снова перезаписываются в регистр 3-1, Таким образом, к моменту окончания приема третьего повторения в регистре 3-1 будет записано первое, принятое без ошибок, повторение, а во втором регистре 3-2 будет записан результат мажоритарной обработки трех повторений, через Зп тактов с момента начала приема первого повторения счетчик 2-3 разрешает прохождение синхронизирующих импульсов с генератора 2-1 синхроимпульсов через первый элемент И 2-5, второй выход анализатора 2 кодовых комбинаций,второй дополнительный вход мажоритарного элемента 4 на первый вход элемента И 4-9. Если первое повторение окажется единственным правильно принятым (код в блоке 5 памяти кодовых комбинаций результатов декодирования 100), на выходе элемента ИЛИ 4-7 появится сигнал .1, поступающий на инверсный вход элеъмента ЗАПРЕТ 4-12 и первый вход элемента. И 4-3,подключающий выход первого регистра 3-1 через элементыИ 4-3, ИЛИ 4-8, И 4-9 к выходу устройства.Таким образом, первое повторение в течение Е тактов с момента окончания приема третьего повторения выдается получателю, Если же правильно приняты хотя бы два или все три повторения (код в блоке 5 памяти кодовых комбинаций результатов декодирования 110, 101, 111), сигнал "1" на выходе элемента ИЛИ 4-7 не появится, на выход устройства выдается ре зультат мажоритарной обработки из регистра 3-2 через открытый элемент ЗАПРЕТ 4-12 и элементы ИЛИ 4-8 и И 4-9.Если в первом повторении будут обнаружены ошибки, сигнал "1" по окончании его приема на первый вход анализатора кодовых комбинаций 2 не поступит, второй 2-6 и третий 2-12 элементы ЗАПРЕТ во время приема второго повторения останутся открытыми, а четвертый 2-11 и пятый 2-16 элемен ты И закрытыми. При этом элементы второго повторения через первый вход анализатора 2 кодовых комбинаций; второй элемент ЗАПРЕТ 2-6, первый элемент ИЛИ 2-7, первый выход анализатора 2 кодовых комбинаций и первый вход буферного блока 3 памяти записываются в регистр 3-1 на место первого повторения, которые через первый выход буферного блока 3 памяти, второй вход анализатора 2 кодовых комбинаций, третий элемент ЗАПРЕТ 2-12, второй элемент ИЛИ 2-13, четвертый элемент ЗАПРЕТ 2-14, четвертый элемент ИЛИ 2-17, пятый выход анализатора 2 кодовых комбинаций и третий вход буферного блока 3 памяти перезаписываются в регистр 3-2 в течение первых Е тактов с момента начала приема второго повторения. Если во втором повторении ошибокне обнаружено, по окончании его приема сигнал "1" с выхода блока 5 памяти кодовых комбинаций результатов декодирования через пятый вход анализатора 2 кодовых комбинаций .и третий элемент. ИЛИ 2-15 поступает на инверсные входы второго 2-6 и третьего 2-12 элементов ЗАПРЕТ и на.вторые входы четвертого 2-11 и пятого 2-16 элементов И. Прием третьего повторения ведется аналогично, как и в предыдущем случае. При этом, еслитретье повторение принято правильно(код в блоке 5 памяти кодовых комбинаций результатов декодирования 5 01 1), мажоритарный элемент 4 выдаетполучателю результат мажоритарнойобработки из регистра 3-2, если жевторое повторение окажется единственным правильно принятым (код в 1 О блоке 5 памяти кодовых комбинацийрезультатов декодирования 010) получателю выдается второе повторениеиз регистра 3-1.Если во втором повторений, гакже 15 будут обнаружены ошибки, сигнал "1"также не поступит на первый вход анализатора 2 кодовых комбинаций, поокончании приема второго повторения второй 2-6 и третий 2-12 элемен ты ЗАПРЕТ остаются открытыми, а четвертый 2-10 и пятый 2-16 элементы Изакрытыми и во время приема третьегоповторения. В этом случае элементытретьего повторения поступают одно временно на первый дополнительныйвход мажоритарного элемента 4 ипервый вход анализатора 2 кодовыхкомбинаций,30 При этом третье повторение черезвторой элемент ЗАПРЕТ 2-6 и первыйэлемент ИЛИ 2-7, второй выход анализатора 2 кодовых комбинаций и первый вход буферного блока 3 памяти 35 записываются в регистр 3-1 на местовторого повторения, а во второй регистр 3-2 записывается результатмажоритарной обработки трех повторений, аналогично ранее рассмотрен ному. При этом, если в третьем повторении ошибок не обнаружено (код вблоке 5 памяти кодовых комбинацийрезультатов декодирования 001),получателю выдается третье повторе ние из регистра 3-1, если же ошибкибудут обнаружены и в третьем повторении получателю выдается результатмажоритарной обработки трех повторений из регистра 3-2 (код в блоке 5 56 памяти кодовых комбинаций результатов декодирования 000).Таким образом, устройство для мажоритарного декодирования циклических кодов при трехкратном повторении 55 комбинаций обеспечивает высокую достоверность принимаемой информации, 11415 П