Устройство для сопряжения эвм с общей магистралью

СОЮЗ СОВЕТСНИС ОЦИДЛИСТИЧЕСНРЕСПУБЛИК 8014623 Щ 4 С 06 Р 13/2 ОПИСАНИЕ ИЗОБРЕТЕНИ АВТО МУ СВИДЕТЕЛЬСТВ ыть исполь гомашинныхелью изобреатырев ст блока ССР 80. тража па апи, шес ьство С /00, 19 тво СССР 3/24, 1 адресаальных 5 ьсов,два одно"четыре3 ил. ЯЖЕНИЯ ЭВМ ычислитс Ж 14 ГОСУДАРСТВЕННЫЙ КОМИТЕТпО изОБРетениям и ОтнРытиямпРи Гннт сссР(54) УСТРОЙСТВО ДЛЯ СОС ОБЩЕЙ МАП 1 СТРАПЪЮ(57) Изобретение относи 1Изобретение относится к вычислительной технике и может быть исполь зовано для построения многомашинных вычислительных систем.Целью изобретения является повышение быстродействия.На фиг.1 представлена структурная схема устройства; на фиг.2 - пример реализации блока арбитража памяти; на фиг.З - схема узла захвата магистрали.Устройство содержит (фиг.1) блоки 1 и 2 буферной памяти, счетчики 3 и 4, триггер 5, дешифраторы 6 и 7 адреса, генератор 8, импульсов, узел 9 захвата магистрали, магистрапьные усилители 10-16, элемент И 17, входы и выходы 18-21 межмашинных ма гистралей для подключения к межмашинной магистрали, вход 22 записи, блок 23 арбитража памяти, мультиплексор 24, счетчики 25-28, дешифра тор 29 адреса, триггер 30, распретельной технике и может б зовано для построения мно вычислительных систем. Ц тения является повышение ствия. Устройство содержи буферной памяти, блок арб мяти, узел захвата магист счетчиков, три дешифратор два триггера, семь магист усилителей, генератор импу распределитель импульсов вибратора, три элемента И элемента ИЛИ. 2 з,п. ф-лы делитель 31 импульсов, одновибраторы32 и 33, элементы И 34 и 35, элементы ИЛИ 36-39, группу элементов И 40,информационный вход-выход 41, адресный вход 42, вход 43 чтения, вход44 запроса, выход 45 освобождения,выход 46 готовности, вход 47 начапьной установки,Блок 23 арбитража памяти (фиг.2)содержит узел 48 памяти приоритетов,счетчики 49 и 50, мультиплексор 51триггер 52, одновибраторы 53 и 54,элемент 55 сравнения, элемент И 56.Узел 9 захвата магистрали содержит (фиг.З) счетчик 57,регистр 58и триггер 59.Работа устройства начинается сначальной установки,.которая осушествляется подачей импульса на вход 47.По этому импульсу счетчики 3,4,25-.27устанавливаются в нулевое состояние,счетчик 28 - в максимальное, триггеры 5 и 30 устанавливаются в нуле 1462336вое состояние, на выходе требования циал, который подается на вход треблока 23 и на выходе узла 9 захвата бования узла 9 захвата магистрали, магистрали появляется нулевой потен" Одновременно происходит перезапись циел е содержимого счетчика 27 в счетчик 25,5Устройство обеспечивает работу в После разрешения всевозможных конфдвух режимах - режиме пакетного обме- ликтов и предоставления общей магист.на с проиэвопьной дисциплиной обслу- ради данному устройству на выходе живания, которая задается программно, узла 9 захвата,.";агистрали появляется :и в режиме прерывания работы, кото 10 потенциалкоторый переключает магист,:рый предназначен для обеспечения рапьный усилитель 10 на передачу, :передачи внеочередного пакета. разрешает прохождение синхросигналовРабота устройства в первом режиме " на выход распределителя 31 импуль.,:начинается с занесения пакета иифор" сов и через магистральный усилитель :мации в блок 1 буферной памяти из 15 14 выставляется на вход-выход зах.:;ОЗУ ЭВМ-источника по входу-выходу вата 20. Синхроимпульсы с генерато. црес блока 1 буферной памяти ра 8 импульсов индицируют чтение перзадается по входу 42 адреса. Записьвого слова пакета, задаваемого содер,: каждого слова пакета сопровождается жимым счетчиков 26 и 27, Счетчик 26 :импульсом по входу 22. По этому им-:; 2 О определяет адрес слова в пакете, а , пульсу на соответствующем выходе де- счетчик 27 - адрес пакета в па,шифратора 6 адреса Формируется иммятие:пульс, который синхронизирует запись Адресное слово поступает через , :слова в блок 1 буферной памяти. По вход-выход 18 на информационные вхозаднему Фронту этого импульса проис ды дешифраторов 7 адреса всех остапь,ходит увеличение на единицу содержи- ных устройств системы, синхронизация мого счетчика 3, определяющего ад которых осуществляется импульсами, : рес в памяти очередного пакета. Пос поступающими с одновибратора 33. В ле записи всего пакета на выходе адресуемом устройстве, если блок 2 переноса счетчика 3 формируется им- ЗО буферной памяти свободен - логичеспульс переноса, который увеличивает кий ноль на выходе триггера 5, то на единицу. содержимое счетчиков 25 на выходе дешифратора адреса появляи 28. Содержимое счетчика 25 опреде- ется потенциал, который через вхоцляет адрес страницы в блоке 1 буфер- выход 19 подтверждения поступает в ной памяти, в которой находится за- устройство-источник и переключает .35писываемый пакет, Содержимое счетчи" прохождение синхроимпульсов с одного ка 28 характеризует заполнение бло- выхода распределителя импульсов на ка 1 буферной памяти, Перед занесе- другой, тем самым производится чтением каждого пакета в блок 23 зано- нне остальных слов пакета из; блокасится его текущий приоритет. Занесе" О 1 буферной памяти. ние слова приоритета осуществляется На приемной стороне импульсыпо импульсу записи по входу 22. Блок синхронизации поступают через эле адресуется по входу 42 при помо- мент И 17 (элемент И 35 закрыт уровщн дешифратора 6 адреса. После за- нем на входе-выходе 19) и элемент несения соответствующего числа па 45ИХИ 39 на счетный вход счетчика 4 кетов в блок 1 буферной памяти ЭВМ и на вход записи блока 2 буферной источник выставляет на вход 44 по- памяти. После записи всего пакета втенциал запроса на обслуживание, блок 2 буферной памяти устройстватем самым переключая в единицу триг приемника на выходе счетчика 4 появгер 30. Блок 23 выбирает в блоке 150ляется импульс переноса который пе 1 буферной памяти пакет с наивысшим реключает в единицу счетный триггер приоритетом путем последовательного 5, тем самым указывая на то, что опроса текущих приоритетов всех па- блок 2 буферной памяти приемника закетов. При опросе приоритетов проис- нят, и выставляет на выход 46 потенедовательное наращивание циал занятости ф которыйсчетчика 27. После выбора пакета, об- работу ЭВМ-приемника, переводя ееладающего самым большим текущим прио- в режим чтения информации из блокаритетом, на выходе требования блока 2 памяти. Чтение информации ЭВМ-при"23 появляется положительный потен- емника на вход-выход 41 сопровождает40 1 5 1462 ся сигналами чтения по входу 43 по адресу, задаваемому на входе 42. После чтения очередного слова пакета происходит увеличение на единицу5 содержимого счетчика 4. После чтения всего пакета переноса счетчика 4 формируется импульс, ноэвращакщий триггер 5 в нулевое состояние, свидетельствующее о том, что блок 2 буФерной памяти устройства-приемника сноб оден.На передающей стороне после передачи каждого пакета на выходе переноса счетчика 26 Формируется отрицательный импульс, который производит уменьшение на единицу содержимого счетчика 28, установку в исходное состояние блока 23 и счетчика 27, а также появление нулевого потенциала на выходе узла 9 захвата магистрали. Если в блоке 1 буферной памяти устройства есть еще пакеты, то процесс захвата магистрали и передачи пакета происходит аналогично описанному. 25 Если блок 1 буферной памяти не содержит пакетов, то на выходе обратного переноса счетчика 28 после передачи последнего пакета Формируется отрицательный импульс, который сбрасывает в нуль триггер 30 и ныставляет потенциал на выход 45 освобождения, свидетельствуя о том, что блок 1 буферной памяти свободен.Работа устройства во втором режи 35 ме предусматривает постановку в очередь пакета с высшим приоритетом. Для этого ЭВИ-источник снимает потенциал логической единицы со входа 44После передачи очередного пакета на выходе переноса счетчика 26 появляется отрицательный импульс, который через элементы ИЛИ 36 и 35 сбрасывает триггер 30. После появления уровня нуля на выходе 45 освобож 45 дения ЭВМ-источник производит чтение содержимого счетчика 28 путем подачи импульса чтения на вход 43 по адресу, задаваемому на входе 42, Импульс чтения с дешифратора 29 адреса посту 50 пает на вход группы элементов И 40.Таким образом, ЭВМ-источник определяет количество пакетов, хранящихся в блоке 1 буферной памяти. После этого ЭВМ записывает в блок 23 прио 55 ритет пакета, а в блок 1 буферной памяти - сам пакет и выставляет эап". рос на вход 44, Дальнейшая: работа устройства аналогична описанной в 336 6первом режиме. Запись пакета всегда происходит в свободную область блока 1 буферной памяти, задаваемую содержимым счетчика 25. Запись двух и более пакетов возможна только после освобождения всего блока 1 буферной памяти.Блок 23 (фиг.2) позволяет производить приоритетное обслуживание пакетов, находящихся н блоке 1 буферной памяти. Приоритет пакета зада" ется словом приоритета, хранящемся в узле 48 памяти приоритетон, который представляет собой двухадресное СОЗУ. После поступления единичного потенциала на вход запрета блока 23 на выходе элемента И 56 появляются импульсы, которые обеспечивают чтение слов приоритета из узла 48 памяти приоритетан с последующим изменением адреса, задаваемого счет ю чиком 49. Счетчик 50 в начальном положении установлен в максимальное состояние к определяет кодовую комбинацию, с которой сравниваются слова приоритета, считываемые из узла 48 памяти приоритетя, Элемент 55 сравнения имеет дна выхода. При не- сравнении считанного из узла 48 памяти приоритетов кодовой комбинации с содержимым счетчика 50 на первом .выходе схемы сравнения появляется импульс, по срезу которого переключается счетчик 27 устройства. Разрядности счетчиков 27 и 49 совпадают, Таким образом, счетчик 27 содержит адрес проверяемой страницы. После всего просмотра узла 48 памяти приоритетов и необнаружении данного кода на выходе счетчика 49 формируется импульс переноса, который уменьшает на,единицу содержимое счетчика 50, Тем самым осуществляется переход к анализу на более низкий приоритет. Процесс продолжается до первого совпадения приоритета, считанного из узла 48 памяти приоритетов, и кода, задаваемого счетчиком 50. При этом на втором выходе элемента 55 сравнения формируется импульс, который устанавливает н единицу, триггер 52По срезу этого импульса однонибратор 54 формирует импульс по вторым входам данных узла 48 памяти приоритетов, на которых установлены логические нули, адрес задается счетчиком 49 на вторые адресные входы узла 48 памяти приоритетов,(фиг. 3) позволяет производить присритетное обслуживание запросов назахват запросов общей магистрали,Запроси на захват поступают с входатребования на Э-входы триггера 59.Если на входе-выходе 20 находится ЗОлогический нуль, то цмпульсы синхронизации поступают на вход синхронизации счетчика 57, производя последовательное наращивание его значения.Начальное значение счетчика 57 задается значением регистра 58, представляющего соответствующий приоритету устройства набор нулей и единиц,Чем выше приоритет устройства, тембольшее значение находится на выходерегистра 58; Как только возникаетпереполнение счетчика 57, на его выходе формируется импульс переноса, позаднему фронту которого триггер 59переключается в единичное состояние.Потенциал с выхода узла 9 захватамагистрали через вход-выход 20 производит начальную установку счетчиков 57 всех устройств системИ, темсамым блокируя у них режим счетаДальнейшая работа узла 9 захватамагистрали возможна после освобождения общей магистрали, которое осуществляется после передачи пакета импульсом, поступающим на вход освобождения узла 9 захвата магистралиилн ее начальной установки, т.е,сброса в нуль триггера 59. Таким образом, общая магистраль может быть Тем самым происходит обнуление пос-., ледней считанной .ячейки. Триггер 52, установленный в единицу, выдает потенциал на выход требования и одно 5 временно закрывает прохождение синхроимпульсов через элемент И 56.После передачи всего пакета на входе освобождения появляется импульс, который устанавливает в исходное состояние счетчики 49 и 50. По срезу . этого импульса происходит обнуление : триггера 52. Таким образом, блок . :23 возвращен в исходное состояние, и, если есть уровень единицы на входе запрета, повторяет цикл выделения ст аршего приоритета. При нахождении в узле 48 памяти приоритетов двух одинаковых комбинаций обслуживание пакетов происходит в порядке их опроса. Нулевая комбинация приоритета является запрещенной. предоставлена только одному устройству.Формула иэ обрет ения1. Устройство дпя сопряжения ЗВМ с общей магистралью, содержащее два блока буферной, памяти, два счетчика, первый триггер, два дешифратора адреса, генератор импульсов, узел захвата магистрали, семь магистральных усилителей, первый элемент И, при этом первый информационный вход- выход первого магистрального усилителя является входом-выходом устройства для подключения к информационной шине общей магистрали, информационный выход второго магистральногоусилителя и информационный вход третьего магистрального усилителя являются выходом и входом устройства дляподключения к шине подтверждениязахвата общей магистрали, информационный вход четвертого магистральногоусилителя и информационный выход пятого магистрального усилителя являются входом и выходом устройства для подключения к шине захвата обФ щей магистрали, информационный вход шестого магистрального усилителя иинформационный выход седьмого магистрального усилителя являются входоми выходом устройства для подключенияк шине синхронизации общей магистрали, управляющий вход первого дешифратора адреса является входом устройства для подключения к выходу за" писи ЭВМ, при этом управляющий входпервого магистрального усилителя соединен с информационным входом пятого магистрального усилителя и с выходомузла захвата магистрали, первый выход первого дешифратора адреса соединен с синхровходом первого счетчика и с входом записи первого блока буферной памяти, разрядные выходы второго счетчика соединены с адресными входами второго блока буферной памяти, выход переноса второго счетчика соединен с синхровходом первого триггера, выход которого соединен с разрешающим входом второго дешифратора адреса, выход которого соединен с информационным входом второго магистрального усилителя и с первым входом первого элемента И, о т л и ч а ю - щ е е с я тем, что, с целью повышения быстродействия, в него введенырым входом второго элемента ИЛИ и свторым входом третьего элемента ИПИ,выход которого соединен с управляющим входом мультиплексора и с входомзапуска первого одновибратора, вы 5ход которого соединен с входом чтения первого блока буферной памяти,адресные входы которого соединены сгруппой информационных выходов мультиплексора, первая группа информационных входов которого соединена сразрядными выходами первого, второгосчетчиков и с группой адресных входов блока арбитража памяти, выходпереноса которого соединен с синхровходом шестого счетчика, разрядныевыходы которого и разрядные выходычетвертого счетчика соединены свторои группои информационных входовмультиплексора и с группой информационных входов третьего счетчика,синхровход которого соединен с вйхолдом переноса первого счетчика и с .25 первым синхровходом пятого счетчика,разрядные выходы которого соединеныс первыми входами элементов И группы, вторые входы которых соединеныс первым выходом третьего дешифратоЗ 0 ра адреса, второй выход которого соединен с первым входом четвертого элемента ИЛИ и с входом чтения второгоблока буферной памяти, информационный вход которого соединен с информационным выходом первого блока буферной памяти, с вторым информационным входдм-выходом первого Йагистрапьного усилителя и с информационным входом второго дешифратора адреса, стробирующий вход которого соединен с выходом второго одновибратора, вход запуска которого соединен свыходом второго элемента И,первый входкоторого соединен с информационным выходом третьего магистрального усилителя и с управляющим входом распределителя импульсов разрешающий входкоторого соединен с выходом узла зах"вата магистрали, вход требования которого соединен с входом записитретьего счетчика и с выходом требо 1 9 14 блок арбитража памяти, мультиплексор, четыре счетчика, третий дешифратор адреса, второй триггер, распределитель импульсов, два одновибратора, два элемента И, четыре элемен та ИЛИ, группу элементов И, причем группа информационных выходов второго блока буферной памяти соединена с группой информационных входов первого блока буферной памяти, с группой информационных входов блока арбитража памяти, с выходами элементов И группы и образует группу вхо- дов-выходов устройства для подключения к группе информационных входов- выходов ЭВМ, выход первого триггера является выходом устройства для подключения к входу готовности ЭВМ, информационный вход первого дешифратора адреса соединен с информационным входом третьего дешифратора адреса и является входом устройства для подключения к адресному выходу ЭВМ, управляющий вход третьего дешифратора адреса является входом устройства для подключения к выходу чтения ЭВМ, синхровход второго триггера соединен с первым входом первого элемента ИЛИ и является входом устройства для подключения к выходу запроса ЭВМ, выход второго триггера соединен с входом запрета блока арбитража памяти и является выходом уст" ройства для подключения к входу освобождения ЭВМ, установочный вход первого счетчика соединен с установочными входами второго, третьего, четвертого, пятого счетчиков, с первым установочным входом шестого счетчика, с нулевым входом первого триггера, с первым нулевым входом второго триггера, с установочными входами узла захвата магистрали и блока арбитража памяти и является входом устройства для подключения к установочному выходу ЭВМ, при этом выход генератора импульсов соединен с синхровходами блока арбитража памяти, узла захвата магистрали и распределителя импульсов, информационный вход седьмого магистрального усилителя соединен с выходом второго элемента ИЛИ, первый вход .которого соединен с синхровходом четвертого счетчика, с первым входом третьего эле" мента ИЛИ и с первым синхровходом распределителя импульсов, второй синхровход которого соединен с вто 62336 1 О вания блока арбитража памяти, входосвобождения которого соединен с входом освобождения узла захвата магистрали, с выходом переноса четвертогосчетчика, с вторым синхровходом пятого счетчика и с вторым входом первого элемента ИЛИ, выход которого соединен с первым входом третьего11 146 элемента И, первый вход и выход которого соединены .соответственно с в,1 хдом переноса пятого счетчика и с вторым нулевым входом второго триггера, второй выход первого дешифратора адреса соединен с входом записи блока арбитража памяти, установочный выход которого соединен с вторым установочным входом шестого счетчика, вход запрета узла захвата магистрали соединен с управляющим входом второго дешифратора адреса и с информационным выходом четвертого магистрального усилителя, информационный выход шестого магистрального усилителя соединен с вторым входом второго элемен- таИ и с вторым входом первого элемента И, выход которого соединен с входом записи второго блока буферной памяти и с вторым входом четвертого элемента ИЛИ, выход которого соединен с синхровходом второго счетчика.2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок арбитража памяти содержит узел памяти приоритетов, мультиплексор, два счетчика, триггер, элемент сравнения, элемент И, два одновибратора, причем группа информационных входов узла памяти приоритетов образует группу информационных входов блока, первая группа информационных входов мультиплексора образует группу адресных входов блока, первый и второй входы элемента И являются соответственно входом запрета и синхровходом блока, синхровход триггера соединен с первыми установочными входами первого, второго счетчиков и, является входом освобождения и установочным . выходом блока, первый вход записи узла памяти приоритетов является входом записи блока, единичный выход триггера является выходом требования блока, выход несравнения элемента сравнения является выходом переноса блока, нулевой вход триггера соединен с вторыми установочными2336 12 входами первого, второго счетчикови является установочным входом блока, при этом в блоке арбитража памяти нулевой выход триггера соединен 5с третьим входом элемента И, выходкоторого соединен с синхровходомпервого счетчика, с управляющим входом мультиплексора и с входом запуска первого одновибратора, выходкоторого соединен с входом чтения узла памяти приоритетов и синхровходом элемента сравнения, выход сравнения которого соединен с единич"ным входом триггера и с входом запуска второго одновибратора, выход которого соединен с вторым входом записи узла памяти приоритетов, перваягруппа адресных входов которого соединена с группой выходов мультиплексора, вторая группа информационныхвходов которого соединена с второйгруппой адресных входов узла памятиприоритетов и с разрядными выходами 25 первого счетчика, выход переносакоторого соединен с синхровходом второго счетчика, разрядные выходы которого соединены с первой группойинформационных входов элемента сравнения, вторая группа информационныхвходов которого соединена с группойинформационных выходов узла памятиприоритетов,3. Устройство по и. 1, о т л ич а ю щ е е с я тем, что узел захвата магистрали содержит регистр,счетчик и триггер, причем счетный,установочный входы счетчика, информационный вход, первый и второй нулевые входы и выход триггера являются соответственно синхровходом, входом запрета, входом требования, вхо"дом освобождения, установочнымвходом и выходом узла захвата магистрали, при этом информационныйвыход регистра соединен с информационным входом счетчика, выход пере"носа которого соединен с синхровходом триггера.изводственно"издательский комбинат "Патент", г. Ужгород,агарина, 101 Заказ 714/48 Тираж 667 ПодписноеВНИИПО Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5