Устройство для обмена информацией в мультипроцессорной вычислительной системе

. П. Лола СССР984.СР982. ельство Г 15/16 ьство С Г 13/00,ДЛЯ ОБМ ЛЬТИПРО ЛЬНОЙ С сится к выч ыть использ изводительнь организации ннформацие ЕНА ИН- ЦЕССОРИСТЕМЕ ислительовано при х вычиспроцедур й между 7.5 7.б 7.7 7 ОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(46) 23,05,87 Бюл.(72) В. А. Мельников (53) 681.325 (088.8) (56) Авторское свидет179364, кл. С) 06Авторское свндетел1048994, кл. (з 06 (54) УСТРОЙСТВО ФОРМАЦИЕЙ В МУ НОЙ ВЫЧИСЛИТЕ (57) Изобретение отно ной технике и может б построении высокопро лительных систем для обработки и обмена отдельнымн .=)ВМ. Цель изобретения - рдсгпирение функциональных возможностсн уст. ройства зд счет организации конвсиерного и циркулярного обмена ннформациеи ви рд ссОднн - всем. Ъстройство содержит блоки приема информации ), коммутации 2, буферной памяти 3, анализа 4, выбора напрдвле. ния обмена 5 Запросы на обработку информации через блокпоступают в блок 3, где анализируются два старших разряда запроса. По данным анализа стариих разрядон блок 2 настраивается на конкретнук работу, обеспечивая тем самым подготовку блока 5 на выдачу информации, запрегценне приема запросов блокоми переддчу запроса и блок 4. Блок 5 обеспечивает передачу информации пз олокд 4 в нужном ндправлснпи.8 ил.)брс генис отцоситс 5 к Вычис,ительцойг:ожет быть использовано цри по"пг окоцроизводительцых вчислиг.л: .:г;м для организации процедур обр,ц:.:, и обмена информацией между отде.ц,ць,: М.Це.ь и гобретениярасширение функциональных возможностей вычислительных систем за счет организации конвейерного и циркулярного обмена информацией. На фиг, 1 представлена структурная схема устройства для обмена информацией в мультипроцессорной вычислительной системе; ца фиг. 2 -- функциональная схема блока приема информации; ца фиг. 3 функциональная схема блока буферной памяти; ца фиг. 5функциональная схема блока анализа; ца фиг. 6 -- функциональная схема блока выбора направления обмена; ца фцг. 7 -- функциональная схема блока коммутации; на фиг. 8 - форматы слов обмега информации; ца фиг. 9пример организации взаимодействия устройства с аналогичными устройствами в мультипроцессорной вычислительной системе.Устройство для обмена информацией в мультипроцессорной вычислительной системе (фиг. 1) содержит блок 1 приема информации, блок 2 коммутации, блок 3 буферной памяти, блок 4 анализа, блок 5 выбора направления обмена, информационные входы 6. -6.9 устройства, информационные выходы 7.7.9 устройства.Блок 1 приема информации (фиг. 2) содержит коммутатор 8, регистр 9, демультицлсксор О, триггер 11, второй 12, четвертьй3, первый4 ц третий 15 одновибраторы, элемент И 16, второй элемент ИЛИ 17, первый элем цт ИЛИ 18, третий 19, первый 20 и второй 21 элемецгь задержки.Блок 3 буферной памяти (фиг. 3 и 4) содержит блок регистров 21.1 - 22.п, первый блок элементов И 23.123.п, первый блок элементов ИЛИ 24.1 - 24.п, блок одновибраторов 25.1- 25.гг, второй блок элементов ИЛИ 26.1 - 26.п, группу блоков элементов ИЛИ 27. -27.п, цервук группу блоков элементов И 28.1 -28.п, вторую группу блоков элементов И 29.1 -29.п, второй блок элемсцов И 30, блок коммутаторог, 31,1 - 3.и 1, первый блок элементов 32.в 32.п- -1 задержки, второй блок элементов 33. -33.п 2 задержки, элемент 34 задержки, грцггер 35, первый 36, второй 37, третий 38 и четвертый 39 элементы И, коммутатор 40 ц рвый 41 и второй 42 элементы ИЛИ.Блок 4 анализа (фиг. 5) содержит входной регистр 43, генератор 44 констант, первый 45 и второй 46 сумматоры, первый 47 и второй 48 элементы ИЛИ, первый 49 и второй 50 элементы И, одновибратор 51.Блок 5 выбора направления обмена ,фцг. 6) содержит девять элементов И 52.1- - г 1,.О 1, группу из девяти блоков элементов 5 )О 15 20 25 30 35 40 45 50 55 И 53.1 - 53.9, группу из девяти блоков магистральных элементов 54.154.9.Блок 2 коммутации (фиг. 7) содержит регистр, состоящий из девяти триггеров 55.1 - 55.9, блок из девяти элементов НЕ 56.1 - 56.9, блок из девяти элементов И 57.1 - 57.9, коммутатор 58, первый 59 и второй 60 элементы И, первый 61 и второй 62 элементы ИЛИ, первый 63 и второй 64 одновибраторы, первый 65 и второй 66 элементы задержки, блок из девяти элементов ИЛИ 67.1 - 67.9.Блок 1 приема информации предназначен дляяппиема информации с любого из(= = 1, 9) направлений, хранения принятой информации и выдачи ее в блок 3 буферной памяти. Блок 2 коммутации обеспечивает управление работой всего устройства обмена информацией. Блок 3 буферной памяти предназначен для приема поступаюцей информации, распределения ее в зависимости от приоритета, хранения и выдачи на обработку, Блок 4 анализа предназначен для приема информации из буферной памяти, обработки ее и выдачи на блок выбора направления обмена. Блок 5 выбора направления обмена осуществляет определение направления передачи информации в зависимости от кода, поступившего с блока анализа, и выдачу информации потребителям.Блок 1 приема информации содержит коммутатор 8, обеспечивающий принятие информации из(г=1, 9) направлений, регистр 9, используемый для временного хранения принятой информации, демультиплексор 10, служащий для определения направления передачи информации в буферную память в зависимости от кода на его входах, триггер 11 с одновибраторами 12 и 13 и элементом 19 задержки, используемыс для выработки сигналов управления сдвига информации влево, хранящейся в буферной па. мяти.Блок 2 коммутации содержит регистр, состоящий из девяти триггеров 55.1 - 55.9, обеспечивающий разрешение выдачи инфор. мации по каналу связи, запрет на принятие информации и выполнение циркулярного режима организации обмена вида Одиц - всем, набор одновибраторов 63 и 64, элементов 65 и 66 задержки, элементов И 60, ИЛИ 62, управпяюших работой всего устройства.Блок 3 буферной памяти содержит блок регистров 22.1 - 22.п, используемых для хранения информации, набор элементов 33.1 - 33.п - 2, 32,1.32.п - 1 задержки, коммутаторов 31. - 31.п- - 1, используемых для организации сдвига информации влево или вправо.Блок 4 анализа содержит входнойрегистр 43, обеспечивающий прием и хранение информации, генератор 44 констант, формирующий адрес устройства обмена, и сумматоры 45 и 46, используемые для выполненияопераций с адресами, поступающими из генератора 44 констант и регистра 43.Блок 5 выбора направления обмена содержит дешифратор, состоящий из девяти элементов И 52.1 - 52.9, обеспечивающи х определение направления обмена, девяти блоков элементов И 53, - 53.9, разрегцающих выдачу информации, и группу из девяти магистральных элементов 54.1 - 54.9, имеющих три состояния по выходу и обеспечивающих передачу информации в каналы связи.Устройство работает следующим образом.Рассмотрим работу устройства для обмена информацией в мультипроцессорной вычислительной системе. Работа устройства возможна в основном режиме функционирования, циркулярном режиме - режиме организации обмена Один - всем, режиме организации конвейера и режиме организации конца конвейера.При работе устройства в основном режиме в исходном состоянии регистр 55 (фиг. 7), состоящий из набора И 5-триггеров находится в нулевом состоянии, что обеспечивает прием информации с любого из (=1, 9) направлений (фиг. 9). Инверсные выходы регистра 55 разрешают прохождение информации через коммутатор 8 блока 1 приема информации (фиг. 2). Блок 3 буферной памяти находится в нулевом состоянии. В блоке 4 анализа регистр 43 находится в нулевом состоянии, генератор 44 констант формирует адрес устройства в дополнительном коде и представляет устройство памяти, например регистр с записанным в него заранее кодом устройства. Этот код определяет местоположение устройства для обмена в общей мультипроцессорной системе (в общем случае этот код определяет имя устройства). Магистральные элементы 54 блока 5 выбора направления обмена (фиг. 6) находятся в высокоимпедансном состоянии.Запрос (формат слова которого представлен на фиг. 8 а), поступивший с одного из девяти направлений, записывается в регистр 9 блока приема информации (фиг. 2). Через определенный промежуток времени, обусловленный скоростью распространения сигнала в элементе 21 задержки, запрос поступает на вход демультиплексора 10.Кодовая комбинация, поступающая на адресный вход демультиплексора 10 (фиг. 2), обеспечивает запись первого запроса в регистр 22,1 блока регистров 22.1 - 22.п блока 3 буферной памяти. При этом на выходе элемента И 23,1 появляется уровень логического нуля. Этот сигнал изменяет кодовую комбинацию, поступающую на адресный вход демультиплексора 10, и обеспечивает тем самым запись очередного запроса в сле. дующий регистр 22,2 блока 3 буферной памяти. Одновременно с этим уровень логического нуля с выхода элемента И 23.1 поступает на вход одновибратора 63 блока 2 5 10 15 20 25 30 35 40 45 50 55 коммутации (фиг. 7). На выхос одновибратора 63 формируется импульс, поступающий на вход элемента И 30 блока буферной памяти, цем обеспечивается прохождение поступившего запроса с выхода регистра 22.1 на информационный вход регистра 43 блока 4 анализа (фиг. 5). В сумматорах 45 и 46 происходит сложение дополнительного кода адреса устройства, формируемого генератором 44 констант, с адресной частью поступившего запроса.В результате сложения на выходах группы элементов И 52.1 - 52.9 блока 5 выбора направлений обмена (фиг. 6) появляется кодовая комбинация, позволяющая открыть один из элементов И группы. На выходе соответствующего элемента И группы элементов И 52.1 - 52.9 появляется сигнал логической единицы, этот сигнал подготавливает открытие одного из элементов И группы элементов И 53 и переводит один из разрядов (триггеров) регистра 55 блока 2 коммутации в единичное состояние (при отсутствии приема информации по этому направлению).Сигнал логического нуля с инверсного выхода триггера, воздействуя на один из входов коммутатора 8 блока 1 приема информации, запрещает прием запросов по этому направлению на время выдачи информации.Сигнал логической единицы с прямого выхода соответствующего триггера регистра 55 открывает один из магистральных элементов 54 блока 5 выбора направления обмена, подготавливая тем самым устройство к выдаче информации. Этот же сигнал через элемент ИЛИ 61 блока 2 коммутации воздействует на вход одновибраторз 64. На выходе одновибратора 64 (фиг. 7) формируется импульс разрешения выдачи по всем направлениям. Один из элементов И 53 группы (фиг. 6) блока 5 выбора направления обмена открывается, и запрос из регистра 43 блока 4 поступает на соответствующую шину.После выдачи информации происходит обнуление соответствующего триггера регистра 55 блока 2 коммутации, что обеспечивает перевод устройства из режима выдачи информации на прием информации по данному направлению. Регистр 43 блока анализа 4 обнуляется, и происходит сдвн информации содержимого блока регистров 22.122.п блока 3 буферной памяти вправо. Если имеются необслуженные запросы, то устройство обеспечивает их обработку. Запрос через группу элементов И 30 блока 3 буферной памяти заносится в регистр 43 блока 4 анализа, и в дальнейшем процесс обработки информации повторяется аналогично описанному. В противном случае устройство переходит в режим ожидания и приемаа запросов.Работа устройства при организации обмена вида Один - всем, 1312597В этот режим устройство переход)1 Т при записи в регистр 22.1 блока 3 буферцой паяти запроса, формат которого приведен ца фиг, 8 б. На выходе элемента И 38 блока буферной памяти появляется уровеш логической единицы, который воздействует на Входы элементов ИЛИ 67 группы и коммутатора 58 блока 2 коммутации. Триггеры 55.1 - 55.9 переходят в единичное состояние (при отсутствии приема запросов устройством), обеспечивая тем самым подготовку 10 блока 5 выбора направлений обмена на выда гу информации и запрещение приема информац)1 И блоком 1 приема информации (фиг. 1). Ня выходе элемента И 59 блока 2 коммутации (фиг. 7) появляется уровень логической единицы, который формирует ца выходе одновибратора 64 импульс. В даль цсйшем работа устройства аналогична работе в основном режиме. Г сжи Организации конвейера хяряктеризуется наивысшим приоритетом. Формат запроса на работу устройства в этом режиме прогстявлец ца фиг. Яв. Для продолжения ряботь устройства информация, хранимая В блое 3 буферной памяти сдвигается Влево, Ооесцечица)1 тем самым запись запроса в рсгцс) р 22.1. Стяр)15 Й разряд регистра 9 блока 1 1 риемя информации (фиг. 2) аца.,з 11 ру,Г Вхо иые зацрось 1 для с)ргацизации )соьвеьс)ы. 11) ц ПОлучеции соотвстствч 10 гцсГО зяпИ)ся;риггер 11 переходит в единичное30 состс)511 це, зяцрецсяя црохо)кдецис постуциВ цегО зяц 1)сся ця Вход дсмульт 51 плексоря 10 и Открывая Олоки элемегстов И 29.1 - 29 лг 1 блока 3 буферной памяти для организации сдвига информации влево.Импульс, сформированный одцовибратором 13 Олокя 1 приема информации (ф)1 Г. 2) синхронизирует запись информации в блок регистров 22.1 22.п блока 3 буферной памяти. При эгом ц регистре 22.1 записана цулевяя информация. Зто обеспечивает формирование соответствующего кода на адрес цом вх 0,1 с,су,гь 1 п,Скс)ря 10 блока 1 приема Иформя 1,;и (фиг. 2), НОДГОтяВлиВая сГО дл 51 зсгццс.ц ицформясии в ре истр 22.1.Импульс г Выхода одцовибратора 13 блока 1 цг)ися информ 11 пи и 1 срез элемс.цт 19 затержки цсрводит трипер 11 В нулевое состояние. Единичный сигнал с инверсного В ход)1 триггера 11 разрешает прохождение за и рстса на дем уды и иле ксир 10 с последуюцгей его передачей для записи в регистр 22.1 0,10 к)1 3 Г)уфс.рцои памяти.50Последуюцгис зя:росы заносятся в блок 3 буферной памяти В соответствук)щие регистры блока 22.2 - .22 лг рсгистров (за исклюСццсм зачнись для организации конвейера)..1 л 51 . яяцок цо организации конвейера ор;11 ГО)СвдсСя сдвиг влево (за исключени- у см заявки, яходящейся в регистре 22.1).1 гстпи в 135 За 51 вк)1 зацоситс 5) В реГистр 2,.2. Далее работа устройства аналогична работе в основном режиме, отличие состоит В том, что сигнал, вырабатываемый блоком 2 коммутации для сдвига информации вправо в блоке 3 буферной памяти, действует в том случае, если заявки для организации конвейера будут хотя бы в регистрах 22.2 и 22.1. Если данное условие не выполнено, т. е. заявка на организацию конвейера находится только в регистре 22.1 блока 3 буферной памяти, то устройство переходит в режим ожидания до прихода заявки на окончание конвейера.Работа устройства в режиме организации конца конвейера.Перед организацией данного режима работы устройство находится в режиме ожидания. Триггер 35 блока 3 буферной памяти находится в единичном состоянии. Единичцый уровень сигнала с прямого выхода этого триггера не может осуществить сдвиг информации вправо, так как на втором входе элемецта И 36 блока 3 буферной памяти уровень логического нуля. При поступлении заявки на окончание конвейера (формат запроса, фиг. Яг) данная заявка заносится В регистр 22,2 блока 3 буферной памяти. Сигнал логической единицы разряда регистра 22.2 через коммутатор 40 и элемент ИЛИ 41 поступает на вход элемента И 36 блока 3 оуферной памяти. На выходе элемента И 36 появляется сигнал логическоЙ единицы, который обеспечивает сдвиг информации в блоке регистров 22.1 22 лг вправо. Заявка на окончание режима конвейера заносится в регистр 22.1. Происходит ее обработка аналогично функционированию устройства в основном режиме.По окончании обработки происходит сдвиг информации вправо, так как на Выходе элемента И 36 сигнал логической единицы разрешает прохождение сигнала сдвига с единичного выхода триггера 35 через элемент И 36, и устройство переходит в основной режим функционирования. Далее работа устройства проходит аналогично описанному.Таким образом, работа устройства для обмена информацией возможна в режимах це только передачи (обмена) информации, цо и организации обмена вида Один - всем (циркулярцыи режим), а также организации конвейера обмена.Формула изобретенияУстройство для обмена информацией в мультипроцессорной вычислительной системе, содержащее блок коммутации, блок анализа, блок выбора направления обмена, причем информационные входы блока коммутации подключены к соответствующим информационным входам устройства, а выход сброса соединен с входом сброса блока анализа, отличаюигееся тем, что, с целью расщи 1312597рения функциональных возможностей вычислительных систем за счет организации конвейерного и циркулярного обмена информацией, в него введены блок приема информации и блок буферной памяти, причем информационные входы устройства подключены к соответствующим информационным входам блока приема информации, адресные входы и входы разрешения записи которого подключены к одноименным выходам блока буферной памяти и блока коммутации соответственно, информационные выходы блока приема информации соединены с соответствующими информационными входами блока буферной памяти, выходы разрешения считывания, синхронизации записи и разрешения сдвига влево блока приема информации подключены к одноименным входам блока буферной памяти, входы признака режима Один - -всем и запроса считывания блока коммутации подключены к одноименным выходам блока буферной памяти, адресные коды блокируемого направления обмена блока коммутации подключены к одноименным выходам блока выбора направления обмена, выход разрешения обмена и выход выбора направления обмена блока комчутации соединены с одноименными входами блока выбора направления обмена, выход сброса и выход разрешения считывания блока коммутации соединены с одноименными входами блока буферной памяти, информационный выход которого соединен с информационным входом блока анализа, а информационный выход блока анализа подключен к информационному входу блока выбора направления обмена, адресные выходы блока анализа соединен 1 с адресными входами блока выбора направления обмена, информационные выходы которого соединены с информационными выходами устройства, блок приема информации содержит коммутатор, регистр, демультиплексор, триггер, четыре одновибратора, элемент И, двд элечентд ИЛИ, три элемента задержки, причем информационные входы блока приема информации подключены к соответству 10 ци)1 информационным входам коммутатора, д Входы разрешения записи блока приема информации - к соответствующим управляющим входам коммутатора, адресные входы блока приема информации соединены с соответствующими адресными входами демультиплексора, информационные выходы которого соединены с информационными выходами блока приема информации, информационные выходы коммутатора соединены с соответствующими информационными входами регистра и входами первого элемента ИЛИ, выход которого соединен с входом первого одновибратора, выход которого соединен с синхронизирующим входом регистра, информационные вь)ходы регистра соединены с соответствующими информационными входами демультиплексора, и входами второго эле тора соелинен с Бьхолом рс 1 зреп)ения ьдзчи55 по всем Бдпрдв,Сии)1 блока кочмутдции и через перци элсмсит здлсржки с вторым входом Второго элсмептд ИЛИ, с 11 хс)лом сброса блока коммутации и с входом сброся 5 1015 202530 35 4045 50 мента И,1 И, цхол которого сс)с,иО 11 и рсзтороп элемент длсржки с Гор 1 ч холом элемента И, Б 1 хс)л );.1)5)л)1 )Б 1 дк; сли 1 д рЕГИСтра СОЕЛИНЕН с 1)ХС),цд ТпроС) ОЛШ)- вибрдторд, выход кс) горого пс)лк,к) 1 сн к холу установки триг 1 с рд, ир)мс)й вцхол триггс. ра соелинсн с Быхолоч рязре;пения слвиг; Влево блока прис"д иифорчдции, и с ходом четвертого олнов и 6 рдторд Вцхол которого подключен к Вцхолу синхронизации записи блока приема информзции и через третий элемент задержки к ВхоЛ) сброся триггера, инверсный выхол триггера сослинсн с вцхолом разрешения запроса считывания, блокаприема информации и с первь 1 м входом элемента И, ВцхоЛ которого подключен к входу третьего олновибрзторд, выход которого соединен с синхронизируюигим вхолоч;емультиплсксора и через первый элсчснт зялержки с вхолом сс)роса регистр;1, д блок коммутации солержит регистр,; р) иы э.цментов И, НГ, ИЛИ, комчутГ 1 р. лд э,11- мента И, лвд элемента ИЛИ, л,1 э,1 счс пд задержки и дя ол 1 ц)вибрдторд, 11 ри Бхблоке коммутации и и форм а циоп п цс Бхс).сьблока коммутации сослинснц черсз сс)отстствмющие элементы 11 Г Группы с Вторыми входами соотетстук)щих элсчс 1 ГГОБ И РУПИИ, БХОЛЬ О,1 ОКИРОВС 11 И Я Н 511 РС 1 БГ 1 Е 1 ИЯ оомсид ия время считывания блока комчмта 1 ши соелинеиц с 1 срычи Б,клячи сс)ОГ- ветстук)1 цих элсх)с игс)В 11 Л 1 Грмппы, хол приз 1111 кс рсжи)11 О,си 1 Б с ч б,11)к 1 кс)чмхтд,ии полкл 10 чс 1 к торы) Бх 1)лд) кс)1 мм. тдторд и к вторым хол 1)м элсчспто 1,111р у и и ы, Б ц х 0 л ь к с) т 0 ) ц х с О с л и 11 с и ь с и с р Б ь- ми Вход)1 ми с Ойт 01 сБ)Опи х )лем сн ГОБГРМГП)Ц, БЬ ХОЛЫ ЭГ С".СИ ТОГ)1 И 1 11 ЛК ВХО.Д) ) СГ;)ИОВКИ ССЯП БСГС) ) К)- 1 ИХ рарЯЛОБ )С 1)с 1 рд, Пр 51 11)1 С Б 1 Хс.э КО - ТОРОГО СОСЛИПСИЬ С с ООТВСТс ГБМЮПИ ,И 1- холами разреп 1 сиия Бцлдчи блок;комм) т,)- ции с соотВстс т 1 101 сими Вхс)Лис) БР " элемента И и с соотвстств) ю 1 цичи хо,сячи первого элсмеитд ИЛИ, Вхол запрося 01 ип 1- Б;Ии 51 б,)окя 50 мм",т)ции ИОЛк,)ючеи к хс)Л первого Олпоибрдторд, выхо.с когорого соЕЛИИЕИ С Псрвцм ВХОЛОХ Вазари О Эдс) ЕптдИЛИ, выхол которого через второй э,:смст задержки полкл 1 очеп к Бцхол) рдзрс с ни 1 СЧИТцвапн 51 ОЛОК 11 505)М)Тяпни, ИПВС)СИс Выходы регистра полключеиь; к сос)тст твук)щим вцхолям разрешения здписи Олокд коммутации, вцхол перого элечентд 11 полключен к первым холам коммутатора, Вцхол котоРОГО сослипсп с АР)э 1 ч Вхйлом втОРОГО элемента И, выхол псрвого элечситд ИЛИ соединен с вторым холом Вгс)рого элсчснгд И, выход которого полклю)си к холу Второго одновибраторд, Бцхол второго о;шоибря1312597 62 фиг. 2 регистра, а блок анализа содержит входной н гистр, генератор констант, первый и второй су мматоры, два элемента И, два элемента ИЛИ и одновибратор, причем в блоке анализа информационный вход блока анализа соединен с информационным входом входного регистра и через первый элемент ИЛИ с входом одновибратора, выход которого подключен к синхронизирующему входу входного регистра, вход сброса блока авализа соединен с входом сброса входного регистра, выходы первой группы разрядов которого соединены с входами первого слагаемого первого и второго сумматоров, с соответствуюгцими информационными выходами блока анализа и через второй элемент ИЛИ с пятым адресным выходом блока анализа, выходы второй группы разрядов входного регистра соединены с соответствующими информационными выходами блока анализа и через второй элемент ИЛИ с пятым адресным выходом блока анализа, выход генератора констант соединен с входами второго слагаемого первого и второго сумматоров, прямой выход первого сумматора соединен с первым адресным выходом блока анализа, инверсные выходы первого сумматора подклочены к входам первого элемента И, выход которого соединен с вторым адресным выходом блока анализа, прямой выход второго сумматора соединен с третьим адресным выходом блока анализа, инверсные выходы второго сумматора подключены к входам второго элемента И, выход которого соединен с четвертым адресным выходом блока анализа, а блок выбора направления обмена содержит дешифратор, группу элементов И, группу магистральных элементов, причем информационные входы блока выбора направления обмена подключены к первым входам элементов И группы, вход разрешения обмена блока выбора направления обмена соединен с вторыми входами элементов И группы, адресные входы блока выбора направления обмена соединены с 15 соответствующими входами дешифратора,выходы которого подключены к третьим входам соответствующих элементов И группы и к соответствующим выходам блокирования направления обмена для приема блока выбора направления обмена, информационные выходы элементов И группы подключены к информационным входам магистральных элементов группы, разрешающие входы которых соединены с соответствующими входами выбора направления обмена олока выбора направления обмена, выходы магистральных элементов группы соединены с соответствующими йнформационными выходали блока выбора направления обмена.1312597 иг.р дрес икк с Яд ес мкк з уяд еемрдо МКК о г.9Редактор В, Заказ 1845/ ВНИИПИ Го Патай ткрыт Процзводс ктна Составитель В1 етрагп Техред И. Верес9 Тираж 673:ударствснного комитета СССз по де113035, Москва, Ж - 35, Раушскаенно-полиграфическое предприятие,СычевКорректор ЛПодписноелам изобретений ия наб., д. 4/5г. ужгород, ул Пр