Устройство для анализа частоты использования блоков информации в вычислительных комплексах

(504 С 06 Р 13/ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ЭОБРЕТЕ ПИСАН д ЪФГ 9 У ТЕЛ К АВТОРСКОМ И 44(54) УСТРОЙСТВО. ДЛЯ АНАЛИЗА ЧАСТОТЫИСПОЛЬЗОВАНЙЯ БЛОКОВ ИНФОРМАЦИИ ВВЫЧИСЛИТЕЛЬНЫХ КОМПЛЕКСАХ(57) Изобретение относится к области вычислительной техники, в частности к устройствам для анализаинформации, и может быть использовано при проектировании быстродей(21) 3917674/24-24(56) Авторское свидИц 881722, кл. 6 06Авторское свидеВ 885987, кл, 6 06 ствующих вычислительных комплексов.Целью изобретения является повышение быстродействия введения анализачастоты использования блоков памятивычислительного комплекса, Устройство содержит генератор импульсов, спервого по третий блоки счетчиков,регистр, дешифратор, первый, второйтриггеры, первый, второй блоки элементов И, элемент И, с первой потретью группы блоков элементов И,блок элементов ИЛИ, первый, второйэлементы задержки. Устройство анализирует частоту использования блоковкак оперативной, так и внешней памяти с целью их оптимального переаспределения для повышения про одительности вычислительного к екса. 1 ил.Изобретение относится к вычислительной технике, в частности к устройствам для анализа информации, и может быть использовано при проектировании быстродействующих вычислительных комплексов,Цель изобретения - повышение быстродействия ведения анализа частоты использования блоков памяти вычислительного комплекса.На чертеже представлена структурная схема предлагаемого устройства.Устройство содержит генератор 1 импульсов, первый, второй и третий блоки 2, 3, 4 счетчиков, регистр 5, дешифратор 6, первый и второй триггеры 7 и 8, первый и второй блоки элементов И 9, 10, элемент И 1, первую, вторую и третью группы блоков элементов И 12 - 14, блок 5 элементов ИПИ, первый и второй элементы 16 и 17 задержки, вход 18 запуска устройства, вход 19 адреса блока памяти устройства, первый, второй входы 20 и 21 идентификации блока памяти устройства, вход 22 сброса устройства, информационный выход 23 устройства.Устройство работает следующим образом.В исходном состоянии регистр 5, счетчики 2 - 4, триггеры 7 и 8 обнулены. По входу 9 в регистр 5 заносится код А адреса блока информа" ции, по входу 18 триггер 7 устанавливается в единичное состояние, триггер 8 устанавливается по левому (по схеме) входу 20 в единичное состояние, если соответствующий блок информации хранится во внешней памяти, и по правому входу 20 в нулевое состояние, если соответствующий блок информации хранится в оперативной памяти.Если триггер 8 установлен в единичное состояние, то импульс с генератора 1 проходит через элемент И 11,А-й элемент И 9 и увеличивает содержимое А-х счетчиков 2 и 4 (А-.й счетчик 4 определяет общее количество обращений к А-му блоку информации, счетчик 2 - если А-й блок хранится во внешней памяти, счетчик 3 - соответственно в оперативной. памяти). Если триггер 8 установлен в нулевое состояние, то импульс с генератора 1 увеличивает содержимое А-х счетчиков 3 и 4. Импульс с выхода элемента И 11510 через элемент 16 задержки обнуляеттриггер 7, При очередном поступлении кода адреса блока информации врегистр 5 триггер 7 по входу 18 устанавливается в единичное состояние иуказанный процесс повторяется. После анализа всех блоков информации повходу 2 поступает сигнал, которыйразрешает выдачу содержимого счетчиков 2 - 4 на выход 22 устройства ичерез элемент 17 задержки обнуляетрегистр 5 и триггер 8. На этом работа устройства заканчивается,Формула изобретенияУстройство для анализа частотыиспользования блоков информации в вычислительных комплексах, содержащее 20генератор импульсов, первый, второйи третий блоки счетчиков, дешифратор,первый, второй блоки элементов И,блок элементов ИЛИ, элемент И и регистр, причем выход генератора импульсов подключен к первому входуэлемента И, выход регистра соединенсвходом дешифратора, выход которогоподключен к первым входам первого ивторого блоков элементов И, выходпервого блока элементов И соединен с 30первым входом блока элементов ИЛИ,второй вход которого соединен с выходом второго блока элементов И, выходы первого и второго блоков элементов И соединены со счетными входами соответственно первого и второго блоков счетчиков, выход блока элементов ИЛИ подключен к счетному входу третьего блока счетчиков, о т л ич а ю щ е е с я тем, что, с цельюповышения быстродействия, в неговведены первый, второй триггеры,первая, вторая, третья группы блоковэлементов И, первый, второй элементызадержки, причем вход запуска устройства соединен с единичным входомпервого триггера, единичный выход инулевой вход которого соединены соответственно с вторым входом элемента И и с выходом первого элемента 50 задержки, выход элемента И соединенс вторыми входами первого и второгоблоков элементов И и с входом первого элемента задержки, первый, второйвходы идентификации блока памятиэ 5 устройства соединены соответственнос единичным и нулевым входами второго триггера, единичный и нулевой выходы которого соединены с третьими1273937 4ра,информационный вход которого соединен с входом адреса устройства, выходы первого, второго, третьего блоков счетчиков соединены соответственно с вторыми входами блоков элементов И первой, второй, третьей групп, выходы которых соединены.с информационным выходом устройст" ва. входами соответственно первого ивторого блоков элементов И, входсброса устройства соединен с первымивходами блоков элементов И первой,второй и третьей групп и с входомвторого элемента задержки, выход которого подключен к входам обнуленияпервого, второго, третьего блоковсчетчиков, второго триггера и регистСоставитель С.БурухинТехред Л.Сердюкова Редактор С.Лисина Корректор В.Синицкая Заказ 6478/47 Тираж 67 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 33035, Москва, Л(-35, Раушская наб., д. 4/5