Логарифмическое вычислительное устройство

пщ 828197 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических(22) Заявлено 14,12.78 (21)с присоединением заяв (23) Приоритет Государственный комитет СССР по делам изобретений и открытий(43) Опубликовано 07.05.81. Бюллетень17 (45) Дата опубликования описания 07.05.81 72) Авторы изобрете 71) ЗаявителВ. В. Самокиш и К. И. Заподовников Томский ордена Октябрьской Революци дена Трудового Красного Знамени политехниче им, С, М, Кирова2 в- боИзобретение относится к электрическимвычислительным устройствам и может бытьиспользовано в аналоговых вычислительных машинах,Одно из известных логарифмических выЭчислительных устройств содержит логарифматор, антилогарифматор и источник опорного напряжения 11.Это устройство характеризуется низкойточностью работы.10Из известных устройств аналогичного назначения наиболее близким к изобретениюявляется логарифмическое вычислительноеустройство, содержащее первый коммутатор, группа входов которого подключена ксоответствующим входам устройства, вход -выход первого коммутатора соединен совходом логарифмического преобразователя,выход которого присоединен к входу - выходу второго коммутатора, группа выходовкоторого подключена к соответствующимвходам запоминающего масштабно-суммирующего блока, источник опорного сигнала,блок управления, выходы которого присоединены к управляющим входам первого ивторого коммутаторов 2.Недостатками известного устройства яляются сравнительно низкая точность раты и его сложность,Целью изобретения является повышение точности работы и упрощение устройства.Предложенное логарифмическое вычислительное устройство отличается от известного тем, что логарифмический преобразователь выполнен в виде обратимого функционального преобразователя, выход источника опорного сигнала присоединен к дополнительному входу группы входов первого коммутатора, дополнительный вход - выход которого является выходом устройства. Выход запоминающего масштабно- суммирующего блока подключен к дополнительному входу - выходу второго коммутатора.Функциональная схема предложенного логарифмического вычислительного устройства изображена на чертеже,Оно содержит блок управления 1, первый 2 и второй 3 коммутаторы, источник опорного сигнала 4, логарифмический преобразователь 5 и запоминающий масштабно- суммирующий блок 6.Логарифмическое вычислительное устройство работает следующим образом.Входные сигналы, действующие на входах 7, - 7 через коммутатор 2, управляемый блоком управления 1, поочередно поступают на вход преобразователя 5, Про(3), получим Из выражения (5) следует, что результат вычисления не зависит от аддитивной и мульти пликативной погрешностей, что повышает точность работы устройства. 15 Логарифмическое вычислительное устройство, содержащее первый коммутатор,группа входов которого подключена к соответствующим входам устройства, входвыход первого коммутатора соединен с вхо 20 дом логарифмического преобразователя, выход которого присоединен к входу-выходувторого коммутатора, группа выходов которого подключена к соответствующим входам запоминающего масштабно-суммирую 25 щего блока, источник опорного сигнала,блок управления, выходы которого присоединены к управляющим входам первого ивторого коммутаторов, о т л и ч а ю щ е е с ятем, что, с целью повышения точности ра 30 боты и упрощения, логарифмический преобразователь выполнен в виде обратимогофункционального преобразователя, выходисточника опорного сигнала присоединен кдополнительному входу группы входов пер 35 вого коммутатора, дополнительный входвыход которого является выходом устройства, выход запоминающего масштабносуммирующего блока подключен к дополнительному входу-выходу второго комму 40 татор а.Источники информации,принятые во внимание при экспертизе1, Патент США3967105, кл. 235 в 1,опублик, 1976.45 2. Авторское свидетельство СССР467366, кл. С 1 06 С 1 7/24, 1972 (прототип).(4) 7 ираж 7 ПО Поиск Заказ 904/16 Изд.33 одписное пография, пр. Сапуно 3логарифмированные сигналы с выхода преобразователя 5 через коммутатор 3, работа которого синхронизирована с работой коммутатора 2 с помощью блока управления 1, поступают на запоминающий масштабно-суммирующий блок 6, где они запоминаются, масштабируются и суммируются. Причем масштаб преобразованного сигнала источника опорного сигнала 4 выбирается равным 1 - Р п1:1где и - число входных сигналов;т - показатель степени входных сигналов.В последний очередной такт преобразования, задаваемый блоком управления 1,выходной сигнал блока 6, представляющийсобой сумму преобразованных и масштабированных сигналов, через коммутатор 3 поступает на выход преобразователя 5, являющийся в то же время входом, так как преобразователь 5 выполнен в виде обратимого функционального преобразователя.Сигналы в преобразователе 5 в этом такте работы потенцируются и через коммутатор 2 подаются на выход 8 устройства.Если функция в прямой цепи преобразователя 5 описывается какЛ=К 1 од Х+М, (2)где К и У - мультипликативная и аддитивная погрешности;Х - входной сигнал,то выходной сигнал запоминающего блока 6 можно представить в видеКт 11 одХ,+ К(1 -т;) М1=1 1=1( 1 оддС + А 7, (3)где С - сигнал источника опорного сигнала 4.Поскольку величина пропотенцированного сигнала представляет собой Формула изобретения