Анализатор спектра

,З(5 В 6 06 Р 15733 л ЕНИ ОПИСАНИ БР л л л"-у. л- -лОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ АВТОРСНОМУ СВИДЕТЕЛЬСТ(56) 1, Авторское свидетельство СССР9 470808, кл. 6 06 Г 15/332, 19772; Патент С 21 А В 3920978,кл.В 06 Р 15/332, 1976.3 Авторское свидетельство СССРВ 815664, кл 01 06 Р 15/332, 1981(54)(57) АНАЛИЗАТОР СПЕКТРА, содержащий арифметический блок, первыйи второй блоки памяти блок посто"янной памяти, первую группу элементов И, первый и второй сумматоры,синхронизатор, первый,и второй компараторы, первый и второй счетчики,.дешифратор; причем первый выход.синхронизатора подключен к первьаювходам элементов И первой группы,выходы которых соединены с адресными входами первого и второго блоков памяти, информационные выходыкоторых подключены соответственнок входам первого и второго операндов арифметического блока, выходыпервого и второго операндов которого соединены с информационньвги входами соответственно первого и второго блоков памяти, причем информационные входы первого и второгоблоков памяти являются соответственно первым и вторьм информационными входами анализатора, выходпервого компаратора соединен стактовым входом первого счетчика,информационный выход которого соединен с первыа входом второго.ЯОЫЩ 2716 А компаратора, выход которого подключен к входу "Сбросф первого счетчика и тактовому входу второго счетчика, информационный выход которого соединен с входом дешифратора, а информационный выход блока постоянной памяти подключен к входу задания коэффициента арифмети.ческого блока,.о т л и ч а ю щ и йс я тем, что, с целью упрощения анализатора, он содержит вторую группу элементов И и третий счетчик, информационный выход которого подключен к первому входу первого компаратора, первому входу первого сумматора, первому входу второго сумматора и вторык входам элементов ЕФ И первой группы, третьи входы которых подключены к выходу второго сумматора, второй вход которого объединен о вторым входом второго С компаратора и подключен к.первому выходу дешифратора, второй выход Я которого соединен с вторыа входом первого суьеюатора, выход которого соерлнен с информационным входом третьего счетчика, установочный вход которого соединен с выходами элементов И второй группы, первые входы которыс соединены с выходом . первого компаратора, второй вход которого является входом задания величины й (й- размер преобразования), выход первого счетчика соединен с адресным входом блока постоянной памяти и вторыми входами элементов И второй группы, вто-рой выход синхронизатора соединен с тактовым входом третьего счетчика, вход Сброскоторого подключен к выходу второго компаратора, 1062716Изобретение относится к вычислительной технике, а именно к анализаторам спектра, работающим на основе обработкивременного, сигнала с помощью алгоритма, быстрЬго преобразования Фурье (БПФ)Йзвестно устройство для вычисления коэффициентов Фурье, содержащее итеративный сдвиговый регистр,основной и дополнительный счетчикадресов оперативного запоминающегоустройства (ОЗУ), блок логического.управления и адресный переключательГ 13.Недостатком этого устройства является то, что генерирование адресов ОЗУ занимает в этом устройстве,как минимум, два такта, не считаявремени, необходимого для занесенияначального адреса на ЭВИИзвестен .также анализатор спектра, содержащий первый и второй входные регистры, первый, .второй, третий и четвертый перемножители, блоквентилей, первое и второе ОЗУ, постоянное запоминающее устройство,синхронизатор, счетчик числа итераций и счетчик адреса 12 (,Недостатком этого анализатора является необходимость сдвига кодов,адресов и ПЗУ на разное число разрядов в зависимости от номера итерации, что приводит к низкому быстродействию анализатора.Наиболее близким но техническойсущности к данному устройству является анализатор спектра содержащийпервый и второй входные регистры,первый, второй, третий и четвертыйперемножители, блок элементов И,первое и второе ОЗУ, НЗУ, синхронизатор, первый, второй и третийсчетчик, первый и второй компаратор, первый и второй дешифратор,первый и второй мультиплексор, блоквычитания, первый и второй сумматори группу элементов И (,3 3.Недостатками анализатора являются сложность схемы устройстваи большое количество оборудования. Целью изобретения является упрощение устройства.Поставленная цель достигается тем, что анализатор спектра, содержащий арифметический блок, первый и второй блоки памяти, блок постоянной памяти, первую группу элементов И, первый и второй сумматоры, синхронизатор, первый и второй компараторы, первый и второй счетчики, дешифратор причем первый выход синхронизатора подключен к первьк входам элементов И первой группы, выходы которых соединены а адресными входами первого и второго блоков памяти, информационные выходы которых подключены соответственно квходам первого и второго операндоварифметического блока, выходы первого и второго операндов которогосоединены с информационными входамисоответственно пеРвого и второго. блоков памяти, причем информационные входы первого и второго блоковпамяти являются соответственно первым и вторым информационными входащ ми анализатора, выход первого компаратора соединен с тактовым входом первого счетчика, информационный выход которого соединен с пер.вым входом второго компаратора, 5,выход которого подключен к входу Сброспервого счетчика и тактовому входу второго счетчика, информационный выход которого соединен с входом дешифратора, а.информационный выход блока постояйной па мяти подключен к входу заданиякоэффициента арифметического блока, содержит вторую группу элементов И и третий счетчик, информационный выход которого подключен кпервому входу первого сумматора,первому входу первого компаратора,первому входу второго сумматораи вторым входам элементов И второй группы, задаваемого двоично инверсным адресом с выхода счет-чика 14 (т,е адресом , в котором старщим двоичным разрядом является вжод младшего разряда счетчика, а младшим двоична разрядом - 35 выход старшего разряда счетчика).По окончании операции Бабочкарезультаты записываются в блоки 8и 9, импульс с синхронизатора приводит к изменению. адресов операндов 4 операции Бабочка , снова производится операцияБабочка" и результаты записываются в блоки 8 и 9до тех пор, пока не будет обработаны все М отсчетов, В той части ана лизатора, которая обеспечивает адресацию операндов в процессе БПФпроисходят следующие процессы. Начиная с начального состояния (кодна выходе счетчика 13 равен О,код в счетчике 14 (счетчик е) - О,код в счетчике 12 (счетчик ) -О,по каждому импульсу синхронизаторачисло, находящееся в накапливающЬмрегистре 13, увеличивается на величину 2+" (:т,:,е. на нулевой итерации 55 увеличивается надва, на первойна четыре и,т, д,), адрес второгооперанда формируется на выходе сумматора 20 суммированием кода с выхода счетчика 13 и величины 2.1+160 Как величина 2, так и величина2" образуются на выходе дешифратора 17, но для образования числа2 выходной код дешифратора 17прямо подается на вход сумматора 20, у а на вход сумматора 19 этот же кодпоступает со сдвигом на один разряд в сторону старших разрядов,.,т,:,е, вход нулевого разряда суммато-,ра 19 навсегда устанавливается вноль, вход первого разряда сумматора 19 соединяется с выходом первого разряда дешифратора 17 и т,д;В некоторый момент времени импульсс синхронизатора 11 вызывает изменение числа в счетчике 13 настолько, 10что оно превысит 2: В этот моментсрабатывает компаратор 15 и происходит следующее: появившийся перепаднапряжения на выходе компаратора 15увеличивает на единицу код счетчика 14 (счетчик е) и, в то же самоевремя разрешает передачу на установочные входы счетчика. 13 через третьивходы которых подключены к выходувторого сумматора, второй вход которого объединен с вторьаа входом второго компаратора.,и подключен к первому выходу дешифратора, второйвыхдд которого соединен с вторым входом первого сумматора, выход кото рого соединен с информационным входом третьего счетчика, установочный вход которого соединен с выходами элементов И второй группы,первые входы которых соединены свыходом первого компаратора,второй 30вход которого является входом задания величины М ( М - размер преобразования), выход первого счетчика соединен с адресным входомблока постоянной памяти и вторыми 35входами, элементов И второй группы, второй выход синхронизатора соединен с тактовым входом третьегосчетчика, вход 1 Сброс которогоподключен к выходу второго компаратора,На чертеже приведена функциональная схема устройстаа,Анализатор состоит иэ двух входных регистров 1 и 2., четырех перемножителей 3 в . 6 и группы элементов И арифметического блока 7,двух блоков 8 и 9 памяти(ОЗУ),блока 10 постоянной памяти (ПЗУ),синхронизатора 11, первого счетчика 12, третьего счетчика 13, второго .счетчика 14, двух компараторов 15и 16, дешифратора 17, первой группы18 элементовИ, двух сумматоров19 и 20, второй группы 21 элементов И, элементы 1-7 образуют арифметический блок 22.Анализатор работает .следукщим.образом .На входе компаратора 15 фиксиру-.ется код, соответствующий величине 602 =й , равной числу временных отсчетов в обрабатываемой анализатором выборке, Выборка из Н комплексныхотсчетов загружается в блоки 8 и 9По окончании загрузки третий счетчик 13 и счетчики 12 и 14 обнуляются, Далее производится операция" Бабочка" над отсчетами с номерами, которые указнвают выходной кодсчетчика 13 и сумматора 20, с использованием вектора поворота, элементы И 18 информации с выхода счетчика 14, в счетчике 13 устанавливается код, соответствующий новомузначению счетчика 14, и условия длясрабатывания компаратора 15 пропадают, выключение компаратора 15 эа 1прещает прохождение информациисо счетчика 14 на установочные входы счетчика 13. После этого пРоцессувеличения кода в счетчике 13 поимпульсам синхронизатора 11 начинается уже с нового значения, соответствующего новому состояниюсчетчика 14, В некоторый момент перепад напряжения с выхода компаратора 15 вызывает такое увеличениекода в счетчике 14, что он становится равным величине г, тогда навыходе компаратора 16 появляетсяперепад напряжения, который вызывает увеличение на единицу кода всчетчике 12 (счетчик 1) и сбросв ноль счетчика 14 и счетчика 13,Последующие импульсы синхронизатора вызывают описанные процессы дотех пор, пока на г+1 выходе дешифратора 17 не.появится перепад напряжения, который, служитсигналом для окончания обработкивременной реализации из 2" отсчетсВ По окончании описанного процесса.в блоках 8 и 9 находятся отсчеты комплексного мгновенногоспектра. входного сигнала,Предлагаемый анализатор и известный генерируют в процессе обработкивходного сигнала одинаковые длякаждой итерации пары адресов операндов, но в предлагаемом анализаторе адреса пар изменяются не монотонно, как в схеме известного, что и дало возможность исключитУ из схемыдва мультиплексора, дешифратор и блок вычитания, Кроме того, предлагаемый анализатор дает и эффектувеличения быСтродействия, что связано со способом формирования адреса ПЭУ, Так на нулевой итера-, ции известный и предлагаемый анализаторы работают одинаково, но уже на первой итерации в известном для каждой новой пары операндов выбирается новое значение з 1 в и соз из ПРУ, Но ПЗУ обладает конечным быстродействием и каждая операция Бабочка таким образом удлиняется во времени, В предлагаемом анализаторе на первой итерации для первых 2" аллар операндов выбрано одно значение з 1 о и соэ из ПЗУ, а затемЗаказ Тираж 706 Государственного делам изобретений Москва, Ж-З 5, Раомитетоткрытушская н ПодписноеСССРйе, де 4/5 филиал П ФПатЕНтф, Г ужГОрОд, уд, ПрОЕКтиая после переключения, счетчика 14другое значение з 1 п и сов из ПЗУдля оставшихся 2 "пар операндовэто поэв оляет не вносить за-держку в каждую операцию "Бабочка,Только на последней итерации режимы работы ПЗУ известного и предлагаемого анализаторов совпадают и задержка от выбора значений эии Соз из ПЗУ одинакова.Таким образом, в предлагаемоманализаторе уменьшей объем оборудования по сравнению с известнымУпри этом несколько возросло быстродействие эа счет уменьшения за/держек для выбора информации из ПЗУ.Г