Формирователь записи-считывания для запоминающих устройств

1035Изобретение относится к обласгй электронной и вичислительной техники и пред-,нпэнвчено для использования в интегральных полупостоянных (репрограммируемых)запоминвиших устройсгввх. 5Известны формирователи эаписи-считывания, используемые в качестве буферныхсхем между выходами дешифраторв строкии шинами строк накопителя, обеспечивающие,формирование уровней напряжения, необкодймьтх для работы ячейки памяти в режимах записи, стирания, считывания, содержащее МДЛ-резисторы и ключи со схемами управления, выполненные на МДП-транзисторах13 и 21,5Недостаток таких устройств состоитв том, что они снижают быстродействиеППЗУ в режиме считывания, так как расположены между дешифратором и строкойматрицы накопителя И поэтому являются 20дополнительным звеном задержки междудешифратором и шиной строки накопителя,Известен формирователь зайиси-считывания для запоминающих устройств, содержвший двв МДЛ-резисгора, коммутирукзцийМЯ 1-транзистор, упрввлякзций МДП-транзистор, транзистор считывания, словарнутошину, шину считывания, шину смещения,первую шину управления, вторую шину управления, шину записи, выход устройства Г 33Недостатком извес тного формирователяявляется сравнительно низкое быстродействие ППЗУ в режиме считывания, обусловленное тем,что формирователь .записи-считывания расположен мея.ду выходами дешифратора строкии шинами строк накопителя и поэтому является дополнительным звеном задержкимежду дешифратором и шиной строки накотпггеля. Кроме того, недостатком известных, формирователей является го, чго они содержат МДП-резистор, через который 45 в ППЗУ в режиме записи подается напряжение записи на выбранную шину строки матрицы накопителя, при этом в оставь ных невыбранных формирователях записисчитьтвания шина строки матрицы накопи геля и МДП-резистор подключается через ключ к шине плюс 5 В (или общей ши: не), и общий суммарный ток, протекакзций через МДП-резисторы, достигает сравнительно большой величины,что обусловлйвв . Ьт большую мощность, потребляемую ППЗУ от внешнего источника напряжения записи. 639 2Цель изобретения - повышен.гродействия. считывания и уменьше; гребляемой мощности.Поставленная цель достигается тем,что в формирователь записи-считываниядля запоминающих устройств, содержащийдва ключа, выполненйьтх, на МДЛ-транзис-,торах, вход первого ключа подключен кобщей шине, введен элемент памяти с тремя состояниями, информационный вход ко-.торого связан с выходами ключей и является выходом формирователя, первый управлятощий вход - подсоединен к шинеразрешения считывания, в второй - кшине разрешения записи стирания, управляющие входы первого и второго ключейподключены соответственно к инверсномуи прямому выходам элемента памяти стремя состояниями, в вход второго ключа подключен к шине записи.На фиг. 1 представлена функциональнаяэлектрическая схема формирователя записи-считывания; на фиг, 2 - вариант формирователя, в котором элемент памятивыполнен нв логических элементах.формирователь записи-считываниясодержит первый ключ, выполненный наМДП-транзисторе 1, второй ключ, выполненный нв МДП-транзисторе 2, элемент памяти 3 с тремя состояниямивыход формирователя 4, первую управлякзцую шину 5, вторую упрввляющуто шину 7, шину записи 8, триггер 9, двухвходовые,иементы И 10 и 11, дешифратор строки12, звпоминакзций элемент 13 матрицынакопителя,lФормирователь обеспечивает работу накопителя полупостоянного эапоминакзцего устройства в следукзцих режимах: запись стирание, считывание.В режимах хранения и считывания запоминающий элемент (триггер 9) элемента памяти с гремя состояниями 3 может находиться в произвольном состоянии,Формирователь работает следукзпим обра 90 ме Режим хранения, На первую управляющую шину 5 разрешения считывания и на Вторую управлякзцуто шину 6 разрешения записи-стирания подается нулевой уровень напряжения, При этом уровень логического нуля на первой управляющей шине 5 запрещает запись информации и запоминающий элемент элемента памяти 3 с тремя состояниями, в на второй управляющей шине 6 обеспечивает формирование одинакового нулевого уровня напряжения нв пря5639 4 ствует невыбранной шине строки матрицы накопителя, открывается ключ 1, через который выход формирователя подключае ся к общей шине 7.Таким образом, в режиме записи в элемент памяти 3 предварительно записывается логическое состояние на вьиоде дешифратора затем дешифратор отключается и не оказывает влияние на выход формирователя, а формирователь записи- считывания формирует на выходе 4 напряжение в соответствии с состоянием.элемента памяти.Режим стирания осуществляется точно так же, как и режим записи, только. с помощью дополнительного . коммутатора (внешнего) шина В подключается к обшей шине, а шина 7 - с внешнему источнику записи,. На фиг. 2 приведен вариант исполнения формирователя записи - считывания, в котором третье состояние (нулевое напряжение нв обоих выходах) элемента памяти 3 формйруется с помошью логических элементов И 10 и 11, когда на вторую управляющую шину подается уровень логического нуля.Предложенный формирователь записи- считывания для накопителя полупостоянного запоминающего устройства по сравнению с известными устройствами ( 4повышает быстродействие считывания ППЗУ не менее, чем в 1,25 раза, так как он не является промежуточным структурным элементом, Включенным между дешифратором и шиной строки матрицы накопителя 3. уменьшается потребляемая мощность в режиме эвпнси от источника напряжения записи в 10 раз за счет осуществления коммутации шин строки матрицы накопителя ключами на МДП-транзисторах вмес то МДП-резисторов. Кроме того формирователь позволяет разработать микросхему ППЗУ с одним источником питания, в которой напряжение записи формируется встроенным автономным преобразователем напряжения.. Формирователь записи-считывания может быть использован в ППЗУ, изготовляемой по любой технологии МЛЛ-струк- туре 3 103мом и инверсном выходак элемента памяти 3, которые запирают ключи 1 и 2.Режим считывания. Ключи 1 и 2 поддерживаются в закрытом состоянии аналогично режиму хранения, Таким образом, фор-мироввтель записи-вчитывания не оказывает.влияния на работу своей. строки матрицы накопителя, При считывании поступаквций уровень логической единицы с выхода дешифраторв 12 возбуждает эвпоминающее элементы 13 строки матрицы накопителя, осуществляя прн этом считываниеинформации подобно обычным полупостоянным запоминакзцим устройствам,Режим записие ВыбОР формирователя запи 5си-считывания осуществляется дешнфрвтором 12. Уровень логическойединицы илинуля с выхода дешифратора 12 черезшину 4 формирователя поступает, как ив режиме считываний, на информационный 2 Овход алемента памяти 3 с тремя состояниями. Одновременно (или с.произвольной задержкой) с окончанием установления требуемого логического уровня навьцсоде дешнфрвтора на первую управляющую шину 5 подается сигнал с уровнемлогической единицы и элемент памяти 3устанавливается в состояние соответствующее логическому уровню напряжения навыхсще дешифратора.30Затем на управляющую шину 5 подается нулевой уровень напряжения и элементпамяти" 3 формирует. новое состояние.После этого дешифратор отключают или(прй наличии дополнительной зашиты выходного каскада дешифратора от повышей фных напряжений) дешифратор оставляютвключенным, в на вторую управляющуюшину 6 подают напряжение уровня логической единицы. При атом на вьвсодвхэлемента 3 формируются напряжения, соо тветствукзцие состоянию запоминающегоалемента (триггерной схемы) элементапамяти котоРые подаются на упрввлякгшие исоды ключей 1 и 2,При единичном состоянии элемента па мяти 3, что.соответствует выбранной шине строки матрицы накопителя, дкиифратором 12 открывается ключ 2 и черезнего выход 4 формирователя подключаеся к шине записи 8, а при нулевом состоянии элемента памяти 3, что соответ1038639 ско Тираж 89 НИИПИ Государс по делам изобре 13038, Москва, Подлиснотвенного комитета СССгений и открытийЖ, Рауысхая наб Заказ 8840/81 4/ ППП "Патент", г. Ужгород, уа. Проектная, 4 Составитель О. КунаковВесеповскаи Техред А. Бабинец Корректор 4