Устройство для программного управления технологическим оборудованием

,Ф,Тюрин СССР1984,СР1983. уемых оиздат 57 Изо тике и в жет быть рованных логическ кими про ессами. Цель изобретен ма ожет ов логи- скими х для программног авления технологи х систе ческого упрпроцессами.Цель изобретения - изводительности устроСущность изобретен вышении производитель за счет введения режи повышенства.я состо с пров по- йства ости ус а адапт нс ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство9 1172455, кл. С 06 Р 15/00,Авторское свидетельство С9 1012205, кл. С 05 В 19/18,Лазарев В,Г., Пийль Е.Ита Е.Н, Построение программиуправляющих систем. М.: Энер1984, с, 69,74-8,(54) УСТРОЙСТВО ДЛЯ ПРОГРАММНОУПРАВЛЕНИЯ ТЕХНОЛОГИЧЕСКИМ ОБОНИЕМ бретение относится к автомаиислительной технике и моспользовано в автоматизи системах для программногого упранления технологичесИзобретение относится к ав ке и вычислительной технике и быть использовано в автоматиз повышение производительности устройства. Поставленная цель достигаетсятем, что в известное устройство, содержащее блок задания, тактовый генератор, системный контроллер, буферадреса, дешифратор адреса памяти,блок постоянной памяти, блок оперативной памяти, шинный формировательоперативной памяти, дешифратор адреса устройств ввода/вывода, группушинных формирователей устройств ввода/вывода, первый и второй элементы ИЛИ, введены группа регистров, первый и второй мультиплексоры, дешифратор, регистр, блок сравнения, шинный формирователь, счет- с чик, третий и четвертый элементы ИЛИ. Введение новых элементов и соответствующих им связей позволяет организовать режим адаптивной адресации массива данных, описываюпрх закон управления технологическим аборудова нием, существенно сократить время АМ выработки управляющих воздействий на ф, технологическое оборудование и повысить производительность системы. 3 ил. юр адрессации массива данных, описывающих закон управления технологическим оборудованием, путем задания в соответствии с сигналами состояния технологического оборудования требуемого варианта адрессации подмножеств масива данных, выработки начальных адресов подмножества массива данных, соответствующих данному варианту адресации и обработки блоком задания подмножества данных, меньшего по мощ 1476434ности исходного без нарушения информационной целостности системы,На фиг.1 и 2 изображена функциональная схема предлагаемого устройства; на фиг.3 - временные диаграммы,поясняющие работу устройства.Устройство (фиг.1) содержит блок 1задания, содержащий группу адресныхвыходов 1.1, группу входов/выходов 1.2 данных, группу выходов 1.3управления, первый 1.4 и второй1.5 тактовые входы, вход 1.6сброса, вход 1.7 готовности, выход 1.8 синхронизации и выход 1.9разрешения приема, тактовый генератор 2, содержащий первый 2,1 и второй 2.2 входы подключения кварцевогорезонатора, входы 2.3 синхронизации,первый 2.4 и второй 2.5 тактовые вхо-.20ды, выход 2,6 сброса, выход 2,7 готовности, выход 2.8 синхронизации,контроллер 3, содержащий первую 3. 1и вторую 3.2 группы входов/выходовданных, группу входов 3.3 управления 25и группу выходов 3,4 управления, буфер 4 адреса, дешифратор 5 адреса памяти, блок 6 постоянной памяти,блок 7 оперативной памяти, шинныйформирователь 8 оперативной памяти,дешифратор 9 адреса устройств ввода/, вывода, группу шинных формирователей10 устройств ввода/вывода, первый 11и второй 12 элементы ИЛИ, группу регистров 13, первый мультиплексор 14,второй мультиплексор 15, дешифратор16, содержащий группу управляющих выходов 16,1,первый 16.2 и второй 16.3управляющие выходы, регистр 17, блок18 сравнения, шинный формирователь19, счетчик 20, третий 21 и четвертый 22 элементы ИЛИ, вход 23 сброса,вход 24 готовности, вход 25 захватаи вход 26 запроса прерывания, выход27 ожидания и выход 28 разрешения прерывания, группу информационных выходов 29, первую 30 и вторую 31. группыинформационных входов.Блок 1 задания предназначен дляформирования сигналов управленияи массивов данных, принимаемых и выдаваемых на внешние устройства,Тактовый генератор 2 предназначен для формирования сигналов синхронизации блока 1 задания, контроллера 3 и сигналов сброса и готовности,Контроллер 3 предназначен для организации двунаправленной передачи данных по шине данных и сигналов управления по шине управления.Буфер 4 адреса предназначен для увеличения нагрузочной способности шины 4.1 адреса и для отключения своих входов/выходов от нее переводом в высокоимпедансное состояние по сигналу Подтверждение захвата" на шине 3.4 управления, который поступает на первый и второй разрешающий вход.Дешифратор 5 адреса памяти предназначен для дешифрации информации на шине 41 адреса системы по разрешающему сигналу на его входе Е управления формирования сигналов выборки кристалла для подключения блоков б и 7 постоянной или оперативной памяти соответственноБлок 6 постоянной памяти предназначен для долговременного хранения программ и данных, в том числе программы, реализующей закон управления технологическим оборудованием, представленным системой булевых функций, в том числе данных, кодирующих конъюнктивные члены системы булевых функций и представляющих выходные воздействия, соответствующие каждому конъюнктивному члену.Блок 7 оперативной памяти предназначен для хранения программ данных и для их записи только во время работы устройства, а также для организации стека.Режим работы определяется сочетанием разрешающего сигнала и сигнала записи.Шинный формирователь 8 оперативной памяти предназначен для увеличения нагрузочной способности шины 3,1 данных и для организации подключенных к ней входов и выходов блока 7 оперативной памяти в зависимости от управляющих сигналов в следующих режимах:Чтение памяти. При этом активированы первый и второй входы разрешения шинного формирователя 8 оперативной памяти. Данные с информационных выходов блока 7 оперативной памяти поступают на информационные входы шинного формирователя 8 оперативной памяти и с его информационных выходов на шину 3.1 данных.Запись в память. При этом активи" рован первый вход разрешения шинного формирователя 8 оперативной памяти.5 1476434еДанные с шины 3. 1 данных поступают шине 4.1 адреса сигналов синхрона его информационные входы/выходы, низации регистров 13 и 17 при записиа с выходов - на входы данных бло- в них информации в режиме выводака 7 оперативной памяти. по разрешающему сигналу и для подДешифратор 9 адресов устройств ключения шинного формирователя 19 поввода/вывода предназначен для дешиф- первому и второму разрешающим входамрации по разрешающему сигналу адрес- к шине 3, 1 данных,ной информации на шине 4.1 адреса. Регистр 17 предназначен для записидля подключения к шине 3.1 данных. 10 и хранения кода длины массива данных.соответствующего шинного формирова- Блок 18 сравнения предназначентеля 10 ввода/вывода по входам/выхо- для выработки синхронизируемого такдам. товым сигналом со второго тактовогоШинные Формирователи 10 ввода/выво- входа 2.5 тактового генератора 2 сигда предназначены для увеличения на нала сброса счетчика 20 по окончаниюгрузочной способности шины 3. 1 дан- обработки мультиплексором 15 массиваных,для ввода данных с информацион- данных.ных входов 30 устройства. При этом Пинный Формирователь 19 преднаэнаактивированы оба разрешающих входа чен для подключения выходных сигнаодного из шинных формирователей 10 20 лов второго мультиплексора 15 к шиввода/вывода, который выбран дешиф- не 3.1 данных в режиме ввода по сигратором 9 адресов устройства ввода/ налу дешифратора 16 по первому и втовывода, а также для вывода данных рому входам разрешения.из блока 1 задания на информационные Счетчик 20 предназначен для подвыходы 29 устройства. При этом акти счета количества обращений блока 1вирован второй разрешающий вход од- задания к шинному Формирователю 19ного из шинных Формирователей 10 эа очередным отдельным адресом подввода/вывода соответствующим выходам множества массива данных.дешифратора 9 адресов устройств Вход 23 устройства предназначенввода/вывода и являющийся входом вы- ЗО для приема внешнего сигнала сброса.бора кристалла, Блок 24 устройства предназначенВо всехостальных случаях входы/вы- для приема внешнего сигнала готовносходы шйнных формирователей 10 ввода/ ти.вывода находятся в высокоимпедакс- Вход 25 устройства предназначенном состоянии и не влияют на шину 3,1 для приема внешнего сигнала захвата.35данных. Вход 26 устройства предназначенГруппа регистров 13 предназначена для приема внешнего сигнала эапродля записи, хранения и считывания на- са прерывания.чальных адресов подмножеств массива Выход 27 предназначен для выдачиданных. 4 О сигнала ожидания, при отсутствии наПервый мультиплексор 14 предназ- входе 24 сигнала логической " 1".начен,цля адресации своим выходом Выход 28 предназначен для выдачичетных либо нечетных подгрупп из каж- сигнала разрешения прерывания, еслидой пары групп входов второго муль- вход 26 неактивирован,типлексора 15 в зависимости от ин- Выходы 29 предназначены для вы 45формации на его информационных 31 и дачи управляющих воздействий на техадресных входах. нологическое оборудование.Второй мультиплексор 15 предназ- Входы 30 и 31 предназначены дляначен для подключения к входам шин- ввода информации с внешних регистровного 19 Формирователя выхода четно 50состояния технологического оборудого или нечетного регистра каждой па- ванияры регистров из группы регистров 13. Устройство работает в обычномВыходы пар регистров адресуются по режиме и в режиме адаптивной адресадресным входам А 2, а адресация внут- сации данных.ри пар осуществляется по адресному55Обычный режим работы.,входу А 1, управляемому первым мульти- В этом режиме работы тактовыйплексором 14. генератор 2 (фиг 1) формирует двеДешифратор 16 предназначен для вы- непрекращающиеся тактовые последоваработки по адресной информации на тельности, которые с его выходов 2.410 15 20 25 30 и 2.5 поступают на входы 1.4 и 1.5блока 1 задания.Блок 1 задания генерирует выходныесигналы данных, адреса и управления:после подачи сигнала сброса наего вход 1.6, причем вначале внешнийсигнал сброса со входа 23 стробируется в тактовом генераторе 2 и выдается на его выход 2.6,после установления уровня логической "1" на входе 24 готовности устройства, причем сигнал готовностистробируется в тактовом генераторе 2и с его выхода 2.7 поступает навход 1.7 готовности блока 1 задания,Если же на входе 24 установленсигнал логического "О", то на выходе 27 устанавливается сигнал логической "1", в результате чего блок 1задания переводится в режим ожиданияготовности,Блок 1 задания выдает слово состояния на шину 1,2 данных по синхросигналу на выходе 1.8, который поступает на вход 2.3 тактового генератора 2 в, первом такте каждого цикла,стробированный сигнал синхронизациис выхода 2.8 тактового генератора 2поступает на вход синхронизацииконтроллера 3. Контроллер 3 по словусостояния блока 1 заданий и информации на его шине 1,3 управленияформирует шину 3.4 управления,Контроллер 3 также формирует шину 3.1 данных системы, обеспечиваяее требуемую нагрузочную способностьи двунаправленность передачи данных.Буфер 4 адреса формирует по адресным сигналам блока 1 задания шину 4.1 адреса, обеспечивая ее требуемую нагрузочную способность.Блок 1 задания считывает и выполняет программу, записанную в блоке 6 постоянной памяти в блоке 7 оперативной памяти. При этом дешифратор 5 адреса памяти дешифрует адрес,выставленный на шине 4.1 адреса, еслина шине 3.2 управления выставленодин из сигналов "Чтение памяти" или"Запись в память", что фиксируетсяпервым элементом ИЛИ 11, подающимвоим выходом сигнал разрешения навход разрешения дешифратора 5 адреса памяти, Если на шине 4.1 адресавыставлен адрес блока 6 постояннойпамяти, то активизируется выход 5.1дешифратора 5 адреса памяти, в результате чего будет активизирован первый вход разрешения блока б постоянной памяти,Если на шине 4.1 адреса выставлен адрес блока 7 оперативной памяти, то активизируется выход 5,2 дешифратора 5 адреса памяти, активизирующий вход разрешения блока 7 оперативной памяти и первый вход разрешения шинного формирователя 8 оперативной памяти,Выходы блока 6 постоянной памяти подключаются к шине 3, 1 данных, если активизирован его второй вход разрешения сигналом "Прием" шины 1.3 управления блока 1 задания.Данные считываются из блока 6 постоянной памяти в блок 1 задания по шине 3.1 данных в соответствии с адресами, поступающими на его адресные входы с шины 4,1 адреса.Для считывания данных из блока 7 оперативной памяти на его вход записи должен быть подан сигнал логического "О" с разряда шины 3.2 управления, "Запись в память", а второй вход разрешения шинного формирователя 8 оперативной памяти должен быть активизирован разрядом шины уп" равления блока 1 задания "Прием",что переводит в режим приема.Данные считываются из блока 7оперативной памяти в блок 1 заданияпо шине 3.1 данньгл в соответствиис адресами, поступающими на его адресные входы с шины 4,1 адреса,Блок 1 задания может записыватьданные в блок 7 оперативной памяти,при этом шинный формирователь 8 оперативной памяти по второму входуразрешения, с которого снимается активный уровень сигнала, переводитсяв режим ввода данных с шины 3, 1 данных,Блокоперативной памяти по входу записи активизируется и переводится в режим записи,Данные с шины 3.1 данных записываются в блок 7 оперативной памяти всоответствии с адресными сигналами,50.поступающими на ее адресные входы сшины 4.1 адреса.При отсутствии разрешающих сигналов выходы блока б постоянной памя 55ти и шинного формирователя 8 оперативной памяти отключены от шины данных.Устройство вводит данные со своих9 14764выводит данные на свои информационные выходы 29,Дешифратор 9 дешифрирует адрес,выставленный на шине 4.1 адреса, еслиактивирован его вход разрешения выходом второго элемента ИЛИ 12, входыкоторого активизируются сигналами"Ввод из устройства ввода" и "Выводв устройство вывода" шины 3.4 управления,Выход дешифратора 9 адресов устройств ввода/вывода активируют второй вход разрешения одного из шинных Формирователей 10 ввода/вывода,соответствующего адресной информации,поступающей на адресные входы дешифратора 9 адресов устройств ввода/вывода.Режим работы (ввод или вывод) шинных формирователей 10 ввода/выводаопределяется уровнем сигнала на ихпервых входах разрешения.В режиме ввода данные с информационных входов 30 поступают на входы 2 Всоответствующего шинного формирователя 10 ввода/вывода, а с его входов/выходов в , на шину 3. 1 данных ичерез контроллер 3 - в блок 1 задания по его шине 1,2 данных,30В режиме вывода данные из блока 1задания по шине 3.1 данных поступаютна входы/выходы соответствующего шинного формирователя 10 ввода/вывода,а с его выходов - на информационныевыходы 29,При отсутствии разрешающих сигналов шинные формирователи 10 ввода/вывода отключены от шины данных(находятся в высокоимпедансном состоянии) .Режим адаптивйой адресации данных.В этом режиме устройство работаеттакже как и в обычном режиме, но кроме того, происходит следующее,Инициализируется режим адаптивной адресации данных: записывается информация в группу регистров 13 и в регистр 17, к которым блок 1 задания обращается как к устройствам вывода. При этом дешифратор 16 подключается к шине 4.1 адреса по входу разрешения, который активируется выходом четвертого элемента ИЛИ 22. Первый и55 второй входы четвертого элемента ИЛИ 22 активируются одним из сигналов "Ввод из устройства ввода" или "Вывод в устройство вывода".34 10 В группу регистров 13 по переднемуфронту сигналов на собтветствующихвыходах 16. 1 дешифратора 16 с шины3.1 данных заносится информация аначальных адресах каждого подмножества данных,В регистр 1 по переднему фронтусигнала на выходе 16.3 дешифратора 16 заносится информация о длинемассива данных.В исходном положении счетчика 20обнулен сигналом сброса с третьеговыхода 27 тактового генератора 2и по второму входу третьего элемента ИЛИ 21, подключенного ко входусброса счетчика 20.Блок 1 задания вводит информационные сигналы с внешнего регистрасостояния технологического оборудования с информационных входов 30, Информационные сигналы внешнего регистра состояния технологического оборудования поступают на информационныевходы первого мультиплексора 14.Состояние выхода первого мультиплексора 14 адресует по входу адреса А 1 первую (при равенстве выходалогическому "0") либо вторую (приравенстве выхода логической "1") подгруппу из каждой пары групп входоввторого мультиплексора 15, пары входов которого адресуются по входамадреса А 2, Поэтому в исходном положении на выходах второго мультиплексора 15 устанавливается (Фиг.2) начальный адрес первого подмножествамассива данных из первого (нечетного) регистра группы регистров 13,если на выходе первого мультиплексора 14 уровень логического "0" илиначальный адрес первого подмножества массива данных из второго (четного) регистра группы регистров 13,если на выходе первого мультиплексора 14 уровень логической "1".Эти начальные адреса вводятся свыходов/входов шинного Формировате"ля 19 в блок 1 задания как из устройства ввода. При этом формирователь 19 подключается к шине 3. 1 данных по первому и второму входам разрешения, которые активизируются выходом 16,2 дешифратора 16. По заднему Фронту сигнала на выходе 162 дешифратора 16 изменяется .состояниесчетчика 20, поэтому на выходе пер"вого мультиплексора 14, входы которого адресуются счетчиком 20, изменяет147643 15 20 25 ЭО ся информация, адресующая подгруппыво второй паре входов второго мультиплексора 15, Очередную пару входов второго мультиплексора 15 адресует новое состояние выходов счетчика 20.Блок 1 задания, используя информацию с выходов шинного формирователя 19, адресует первое подмножество данных и выполняет программу обработ ки данных. Обнаружив маркер окончания первого подмножества данных,блок 1 задания вновь вводит информацию с выходов шинного формирователя19, представляющую собой адрес очередного подмножества данных. По заднему фронту сигнала на выходе 16.2дешифратора 16 вновь изменяется состояние счетчика 20. Аналогичные действия продолжаются до тех пор, пока по заднему фронту очередного сигналана выходе 16.2 дешифратора 16 кодна выходе счетчика не будет равенкоду, записанному при инициализациив регистре 17 и представляющему со-.бой количество И подмножеств данных. По стробу, поступающему на входразрешения блока 18:сравнения со второго тактового выхода 2.5 тактовогогенератора 2, на выходе блока 18сравнения возникает имцульс, кото рый по первому входу третьего элемента ИЛИ 21 обнуляет счетчик 20,нулевой выходной сигнал которого вновь адресует первую группу входов вто-. рого мультиплексора 15.В свою очередь, блок 1 задания, обнаружив маркер конца массива в последнем подмножестве данных, выводит информацию управления технологическим оборудованием на информационные выходы 29. При очередной обработке блоком 1 задания информации о состоянии технологического оборудования процесс повторяется. 45Блок 1 задания обрабатывает информацию в соответствии с алгоритмом моделирования программируемой логической матрицы.Такой алгоритм является стандартным для реализации системы булевых функций, описывающей закон управления технологическим оборудованием, что подтверждается его использованием в языке высокого уровня для мик" ропроцессоровРМ как процедура Р 2 А.Таким образом, режим адаптивной адресации данных позволяет блоку 1 4 12задания адресовать массивы данныхразличными способами в зависимостиот логических сигналов на группеинформационных входов 31, при этомуменьшается массив данных, подлежащих обработке.Массив данных для вычисления значения системы булевых функций, описывающей закон управления технологическим оборудованием, предварительно, на стадии проектирования устройства,разбивается на Иподмножеств поИ переменным х(х е х), где х входной вектор. Каждое из подмножеств И,в свою очередь, по нулевому и единичному значениям переменнойх,(1 4 хИ) разделяется на дваподмножества. В группу регистров 13выводится информация о 2.И начальных адресных 2.И подмножеств данных.В регистр 17 выводится величина Иколичества подмножеств,При записи в блок 6 постоянной памяти масок, кодирующих конъюнктивныетермы системы булевых функций, рангимарок уменьшаются на единицу в связис тем, что значения переменных х,1неявно задаются в начальных адресах 2.И подмножеств. Это предоставляет дополнительные возможности,если например, разрядность входныхсигналов с информационных входов 30превышает разрядность шины 3,1 данных.Следовательно, в режиме адаптивнойадресации массива данных блок 1 задания обрабатывает только часть исходного массива дацных, что сокращает время выработки управляющих воздействий на технологическое оборудование и повышает производительность. Формула изобретения Устройство для программного управления технологическим оборудованием, содержащее блок задания, тактовый генератор, контроллер, буфер адреса, дешифратор адреса памяти, блок постоянной памяти, блок оперативной памяти, шинный формирователь оперативной памяти, дешифратор адреса устройств ввода/вывода, группу шинных формирователей, первый и второй элементы ИЛИ, причем тактовый генератор содержит первый и второй входы подключения кварцевого резонатора, вход сброса устройства и вход готовности6434 20 13 147 устройства, первый и второй тактовые выходы тактового генератора соединены соответственно с первым и вторым тактовыми входами блока задания, выход синхронизации которого соединен с входом синхронизации тактового генератора, выход сброса и выход готовности .тактового генератора соединены соответственно с входом сброса и входом готовности блока задания, который содержит входы захвата и запроса прерывания устройства, выходы синхронизации и разрешения прерывания устройства, выход синхронизации тактового генератора соединен с синхровходом контроллера, адресные выходы блока задания соединены с информационными входами буфера адреса, первый и второй разрешающие входы которого соединены с первым управляющим выходом контроллера, вторая группа входов/выходов данных которого соединена с группой входов/выходов данных блока задания, группа управляющих выходов ,которого соединена с группой управляющих входов контроллера, информационные выходы буфера адреса соединены с адресными входами блоков посто-янной и оперативной памяти, с информационными входами дешифратора адреса памяти и дешифратора адреса устройств ввода/вывода, выходы которого соединены с соответствующими вторыми входами разрешения шинных формирователей устройств ввода/вывода группы, информационные входы и выходы которого являются соответственно первой группой информационных входов и группой информационных выходов устройства, первые разрешающие входы шинных формирователей устройств ввода/вывода группы соединены с вторым управляющим выходом контроллера, второй и третий управляющие выходы которого соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход которого соединен с разрешающим входом дешифратора адреса устройств ввода/вывода, четвертый и пятый управляющие выходы контроллера соединены соответственно с первым и вторым входами первого элемента ИЛИ, выход которого соединен с разрешающим входом дешифратора адреса памяти, первый выход которого соединен с первым входом разрешения блока постоянной памяти, а второй - с вторым входом разрешения шинного 10 15 25 30 35 40 45 50 55 формирователя оперативной памяти и свходом разрешения блока оперативнойпамяти, а выход разрешения приемаблока задания соединен с входом разрешения ввода данных контроллера ис вторыми входами разрешения блокапостоянной памяти и шинного формирователя оперативной памяти, пятыйуправляющий выход контроллера соединен с входом записи блока оперативной памяти, информационные выходышинного формирователя оперативнойпамяти соединены с информационнымивходами блока оперативной памяти,информационные выходы которого соединены с информационными входами шинного формирователя оперативной памяти, входы/выходы данных системногоконтроллера соединены с информационными выходами блока постоянной памяти, с входами/выходами шинных формирователей оперативной памяти устройств ввода/вывода, о т л и ч а ющ е е с я тем, что, с целью повышения производительности, в него введены группа регистров, первый и второй мультиплексоры дешифратор, реристр, блок сравнения, шинный формирователь, счетчик, третий и четвертый элементы ИЛИ, первый и второйвходы которого соединены соответственно с вторым и третьим управляющими выходами контроллера, информационные выходы буфера адреса соединены с информационными входами дешифратора, управляющие выходы группы которого соединены соответственно . ссинхровходами регистров группы, информационные выходы которых соединены соответственно с информационными входами второго мультиплексора,информационные выходы которого соединены с информационными входами шинного формирователя, информационные выходы которого соединены с входами/выходами данных контроллера, с информационными входами регистров группыи регистра, информационные выходыкоторого соединены с первой группойинформационных входов блока сравнения, выход которого соединен с первым входом третьего элемента ИЛИ,выход которого соединен с возвратнымвходом счетчика, информационные выходы которого соединены с второйгруппой информационных входов блокасравнения, с группами адресных входовпервого и второго мультиплексоров, 1476434 16адресный вход которого соединен с информационным выходом первого мультиплексора, информационные входы которого являются второй группой информационных входов устройства,5 выход четвертого элемента ИЛИ соединен с входом разрешения дешифратора, первый управляющий выход которого соединен со счетным входом прямого счета счетчика и с входами разрешенияшинного формирователя, второй управляющий выход дешифратора соединен ссинхровходом регистра, второй тактовый выход и выход сброса тактовогогенератора соединены соответственнос входом разрешения блока сравненияи с вторым входом третьего элементаИЛИ.3476434 Составитель О,Фомичедактор А.Ревин ТехредМ. Хода нич ктор Н. Корол Подписное обретениям и открытия Раушская наб д. 4/ри ГКНТ ССС е 2155/48 Тираж 78Государственного комитета по 113035, Москва, ЖЗаВНИИПИ Производственно-издательский комбина Ужгород, ул. Гагарина,10