Устройство для вычисления степенных функций
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 682895
Авторы: Рейхенберг, Шевченко
Текст
,;г.гт 1 Рц 682895 Соаз Советских Социалистических Республикпо делам изобретений и открытий(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СТЕПЕННЫХ ФУНКЦИЙИзобретение относится к области цифровой вычислительной техники и может найти применение для аппаратного вычисления функции в специализированных вычислителях. дИзвестно устройство 1, выполняющее операцию возведения в степень путем последовательного вычисления двух элементарных функций.Схема этого устройства сложна, функ циональные возможности его ограниченные.Наиболее близким по технической сущности к предложенному является устройство 21 для определения функции г=ху, содержащее шесть сдвиговых регистров, ре гистр, выход которого соединен со входами первого и второго сдвиговых регистров, олок управления, выходы которого подключены ко входам сдвиговых регистров и входу блока памяти, сумматоры, блоки анализа сходимости и знака. Вход последнего подключен к выходу первого разряда третьего сдвигового регистра, а выход - к первым входам первого, второго и третьего сумматоров. Второй и третий входы перво го сумматора соединены с выходами (соответственно) блока памяти и третьего сдвигового регистра, а выход в со входом третьего сдвигового регистра, Второй и третий входы второго сумматора соединены с вы ходами второго и четвертого сдвиговых регистров, а его выход - со входом четвертого сдвигового регистра. Второй и третий входы третьего сумматора соединены с выходами соответственно пятого и первого сдвиговых регистров, а его выход - с первым входом четвертого сумматора, второй вход которого и выход подключены (соответственно) к выходу и входу шестого сдвигового регистра, Выход четвертого сдвпгового регистра соединен со входом пятого сдвигового регистра.Известное устройство имеет ограниченный класс решемых задач.Цель изобретения - расширение класса решаемых задач за счет возможности определения функции г=ху.Для реализации цели устройство содержит пятый, шестой и седьмой сумматоры, седьмой и восьмой сдвиговые регистры, первый и второй блоки сдвига. Выход блока анализа знака соединен с первым входом шестого сумматора, выход регистра - со входом седьмого сдвигового регистра, выход которого подключен к первому входу пятого сумматора, второй вход которого соединен с выходом первого блока сдвига, а выход - со вторым входом шестого сумматора, третий вход которого соединен с выходом второго блока сдвига, а выход - спервым входом седьмого сумматора. В) орой вход последнего связан с выходом иос, мого сдвигового регистра, вход которого соединен с выходом седьмого сумматора. Выходы шестого и четвертого сдвиговых рсгисгров соединены (соответственно) со входами первого и второго блоков сдвига. Выходы блока управления соединены с управляющими входами седьмого и восьмого сдвиговых регистров и со вторыми входами первого и второго блоков сдвига,1 акое схемное решение обеспечивает вычисление в одной структуре одновременно произведения двух аргументов, произведения одного аргумента на квадрат второго и произведения одного аргумента на третью степень второго.11 а чертеже изображена блок-схема описываемого устройства. Устройство содержит сумматоры 1 - 4, сдвиговые регистры о - 10, регистр 11, блок 12 памяти, блок 13 анализа знака, блок 14 анализа сходимости, блок 15 управления, сумматоры 1 б - 18, сдвиговые регистры 19 - 20, блоки 21 - 22 сдвига.В качестве сумматоров 1 - 4 и 1 б - 18 могут Оыть применены одноразрядные сумматоры - вычитатели комбинационного типа.5 лок 12 памяти представляет одностороннее запоминающее устройство с поразрядной выборкой значения константы вида 2 - о+о каждым тактовым импульсом. )элок 13 анализа знака содержит триггер и логические элементы. Ьлок 14 анализа сходимости представляет собой цифровую схему сравнения для сравнения содержания сдвигового регистра о с логическим нулем. Ьлок 15 управления содержит генератор тактовых импульсов, распределитель, логические элементы. волоки 21 - 22 сдвига могут содержать сдвиговые регистры и сумматор.Входами устройства являются для аргумента х - входы разрядов регистра 11, для аргумента у - входы разрядов сдвигового регистра 5. Выходами устройства явля)отся для функции ху - выход сдвигового регистра I, для функции ху - выход сдвигового регистра 10 и для функции хуз - выход сдвигового регистра 20.В описываемом устройстве реализуется разностно-итерационный алгоритм, который позволяет заменить операции возведения в квадрат и куб с последующими умножениями одновременно выполняемыми операциями псевдоделения и псевдоумножения с сохранением постоянной величины одного из операндов. Этот алгоритм может быть представлен в виде системы рекуррентных соотношений, например, для двоичной системы счисления с фиксированной запятой: "=Уы).,1 = у - у.,= в - у.2-0)(2 О+,гхуМ, - О,з1+) -- ху 1 =1 +дз 3 2-0+-+У.3.2 - 0+.х 2 - зц-,/ + узгде ) =О, 1, 2 п (п - число разрядов),Рекуррентные соотношения вычисляютсяодновременно (параллельно) в итерационном процессе. Каждое рекуррентное соотношение в описываемом устройстве вычисляется последовательно за пт тактов, гдет=(1 о)зи) число дополнительных защитных разрядов для компенсации погрешности усечения чисел при сдвиге,Вычисление указанных функций в описываемом устройстве выполняется следующимобразом.11 ервоначально в регистр 11 (и в сдвиговые регистры 8, 9 и 19) заносится значениепервого аргумента х, в сдвиговый регистр5 - значение второго аргумента у, двиговые регистры б, 7 и 10 и 20 устанавливаются в нулевое состояние,Б любой 1-й итерации с выхода блока 15управления выдаются последовательности(серии) тактовых импульсов, которые сдвигают соответствующие значения в сдвиговых регистрах Ь, 8, 9, 19 и блоках 21 - 22сдвига и продвигают содержания сдвиговыхрегистров б - 10, 19 - 20 и блоков 21 - 22 насоответствующие входы сумматоров 1 - 4,1 б - 18, а также поразрядно выдают константу 2 - )+) с выхода олока 12 памяти навторои вход сумматора 1. С выходов сдвигового регистра б и блока 22 выдаются значения /,2 - ) и У, 3 2 - зп+) соответственно.С выходов сдвиговых регистров 8, 9 и 19выдаются значения х 2 - о+, х 2 - зО+1) их 2 - зо+) соответственно, С выхода блока 22сдвига выдается значения г; 3,2-0+1), Результаты каждой итерации с выходов сумматора 1, 2, 4 и 18 записываются младшими разрядами вперед в освобождающиесяпри сдвиге старшие разряды сдвиговых регистров 5, 7, 10 и 20 и продвигаются к началу этих сдвиговых регистров. По знакусодержания сдвигового регистра 5 в концекаждой итерации определяется очередная(для следующей итерации) цифра оператора д;, которая при положительном содержании сдвигового регистра 5 (д;=+1) определяет вычитание в сумматоре 1 и сложение в сумматорах 2, 3 и 17. При отрицательном содержании сдвигового регистра 5(Й= - 1) режим работы сумматоров 1 - 3и 17 заменяется на обратный, сумматоры 4, 16 и 18 всегда работают только в режиме сложения.Процесс вычисления заканчивается при равенстве нулю содержания сдвигового регистра 5, При этом с выхода блока 14 анализа сходимости выдается сигнал, останавливающий работу блока 15 управления на следующей итерации. Для большинства значений аргументов х и у процесс вычис ления заканчивается на итерации с номером меньше значения 1=п.В конце вычисления в сдвиговом регистре 7 содержится значение произведения двух аргументов (У=ху), в сдвиговом регистре 10 - значение произведения первого аргумента на квадрат второго (г=ху), в сдвнговом регистре 20 - значение произведения первого аргумента на куб второго (У=ху), а в сдвиговых регистрах 5, б, 8, 9 и 19 - нулевые значения.Предложенное устройство позволяет значительно расширить класс решаемых задач по сравнению с устройством - прототипом, при одновременном упрощении устройства и повышени него быстродействия. Формула изобретенияУстройство для вычисления степенных функций, содержащее шесть сдвиговых регистров, регистр, выход которого соединен со входами первого и второго сдвиговых регистров, блок управления, выходы которого подключены ко входам сдвиговых реги-;ц стров и входу блока памяти, сумматоры, блоки анализа сходимости и знака, вход последнего подключен к выходу первого разряда третьего сдвигового регистра, а выход - к первым входам первого, второго и третьего сумматоров, второй и третий входы первого сумматора соединены с выходами соответственно блока памяти н третьего сдвигового регистра, а выход - со входом третьего сдвигового регистра, вто рой и третий входы второго сумматора соединены с выходами второго и четвертог сдвиговых регистров, а его выход - со входом четвертого сдвигового регистра, второй и третий входы третьего сумматора соединены с выходами соответственно пятого первого сдвиговых регистров, а его выход - с первым входом четвертого сумматора, второй вход которого и выход подключень. соответственно к выходу и входу шестого сдвигового регистра, выход четвертого сдвигового регистра соединен со входом пятого сдвигового регистра, о т л и ч а ю щ е с с я тем, что, с целью расширения класса решаемых задач за счет возможности определения функции =хуз, устройство содержит пятый, шестой и ссды;ой сумматоры, ссдьмой и восьмой сдвиговыс регистры, первый и второй блоки сдвига, причем выход блока анализа знака соединен с первым входом шестого сумматора, выход регистра соединен со входом седьмого сдвигового регистра, выход которого соединен с первым входом пятого сумматора, второй вход которого соединен с выходом первого блока сдвига, а выход - со вторым входом шестого сумматора, третий вход которого соединен с выходом второго блока сдвига, а выход - с первым входом седьмого сумматора, второй вход которого связан с выходом восьмого сдвнгового регистра, вход которого соединен с выходом седьмого сумматора, выходы шестого и четвертого сдвиговых регистров соединены соответственно с входами первого и второго блоков сдвига, выходы блока управления соединены с управляющими входами седьмого и восьмого сдвиговых регистров и со вторыми входами первого и второго блоков сдвига.Источники информации,прннятыс во внимание прн экспертизе 1. Авторское свидетельство ССС 1 М 234753, кл. 6 06 Р 7/38, 1969.2. Авторское свидетельство СССР М 521570, кл. 6 06 Г 15/34, 1972 1 прототш 1).682895 оставитель Н. Шелобанова ктор Е. Осипов да иселев хред Н. Строганова Типогра пр. Сапунова,Заказ 2924/18 Изд. М 559 Тираж 780НПО Поиск Государственного комитета СССР по делам изоб 113035, Москва, Ж, Раушская наб., д, 475 Подписноеий и открытий
СмотретьЗаявка
2510550, 26.05.1977
А. Л. Рейхенберг и Р. Я. Шевченко
РЕЙХЕНБЕРГ АНАТОЛИЙ ЛЕОНИДОВИЧ, ШЕВЧЕНКО РАИСА ЯКОВЛЕВНА
МПК / Метки
МПК: G06F 7/38
Метки: вычисления, степенных, функций
Опубликовано: 30.08.1979
Код ссылки
<a href="https://patents.su/4-682895-ustrojjstvo-dlya-vychisleniya-stepennykh-funkcijj.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для вычисления степенных функций</a>
Предыдущий патент: Арифметическое устройство
Следующий патент: Суммирующее устройство
Случайный патент: Состав для боромеднения железоуглеродистых сплавов