Устройство для сопряжения разноскоростных вычислительных устройств
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1789986
Авторы: Морозов, Немов, Чернобривец
Текст
СОЮЗ СОВЕТСКИХ сОциАлистически 1789986 А 06 Г 13/(5 ОБРЕТЕ ПИСА ВТОРСКОМУ СВИД ЬСТВУ ГОСУДАРСТВЕННОЕ ПАТЕНТНОВЕДОМСТВО СССР(71) Конструкторское бюро электроприборостроения(56) Авторское свидетельство СССР М 1183975, кл. О 06 Р 13/00, 1984, (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ РАЗНОСКОРОСТНЫХ ВЫЧИСЛИТЕЛЬНЫХ УСТРОЙСТВ(57) Изобретение относится к вычислительной технике и может быть применено для . организации обмена информацией между вычислительными устройствами, работающими с разной скоростью в высоконадежных системах. Целью изобретения является увеличение быстродействия и повышение надежности передачи информации, ПоставИзобретение относится к вычислительной технике и может найти применение для организации обмена информацией между вычислительными устройствами, работающими с разной скоростью.Известно устройство для сопряжения разноскоростных устройств, содержащее первый триггер, первый и второй элементы задержки, блок памяти, реверсивный счетчик, дешифратор нуля, счетчики считывания и записи, две группы элементов И, группу элементов ИЛИ, выходы которых соединены с адресным входом блока памяти, а первые и вторые входы элементов ИЛИ группы соединены соответственно с выходами элеленная цель достигается подачей в ЦВМ разрешающих сигналов с регистра требования обмена после окончания циклов записи и считывания соответственйо, позволяющих сократить задержки времени между очередными сеансами записи (счйтывания) массивов информации, Эти же сигналы поступают на коммутаторыдля открытия соответствующих входов и предотвращения. возможности одновременной зайиси и считывания информации из блока памяти 13 со стороны ЦВМ и абонента, тем самым препятствуя искажению информации и повышая надежность передачи информации. Устройство содержит блок памяти, счетчики записи и считыванйя, реверсивный счетчик, группы элементов И, элементы задержки, триггеры, дешифратор нуля, группу элементов ИЛИ, регистр. элементы И, ИЛИ, НЕ, двухразрядный регистр, коммутаторы, регистр требования обмена. 4 ил,00 О ментов И первой и второй групп, первые К) входы элементов И первой группы соединены с выходами соответствующих разрядов счетчика записи, вторые входы элементов Ипервой группы объединены между собой ц соединены с входом первого элемента задержки, счетным входом счетчика записи с, фф суммирующим входом реверсивного счетчика, вычитающий вход которого соединен со счетным входом счетчика считывания, с входом второго элемента задержки и с первыми входами элементов И второй группы, выход реверсивного счетчика соединен с входом дешифратора йуля, а вход считывания уст-ройства соединен с первым входом первоготриггера, выходы первого и второго элементов задержки соединены соответственно свходами записи и считывания блока памяти,выход которого является информационнымвыходом устройства, выход счетчика считцвания подключен к вторым входам элементов И второй группы, Кроме того, вустройство введены регистр, второй и третий триггеры, два элементы НЕ, третий ичетвертуй элемейты задержки и элемент И, 1 Опервый и вгоройвходы которого соединенысоответбтвенро с выходом дешифратора ну-,ля и выходом первого триггера, второй входкоторого подключен к выходу третьего элемента задержки, вход которого соединен свыходом второго элемента задержки, а входзайиси устройства соединен с первым входом второго триггера и с входом стробирования регистра, информационный входкоторого является информационным входом устройства, а выход регистра подключен к информационному входу блокапамяти, выход элемента И подключен к первому входу третьего триггера, второй входкоторого соединен с вь 1 ходом второго триггера, а первый й второй выходы третьеготриггера соединены соответственно с входами первого и второго элементов НЕ, выходы которых подключены к входам второгои первого элементов задержки, выход котс- ЭОрбго соединен с вторь 1 м входом второготрйггера.Анализ работы рассматриваемого устройства показь 1 вает, что вычислительныйпроцесс в части обмена высокоскоростного З 5устройства ЦВМ) необходимо строить таким образом, чтобы очередной сеанс передачи информации из ЦВМ внизкоскоростное устройство (абонент) и роводился после гарантированного времени 40приема информации абонентом. В противном случае возмокна потеря или искажениемассива передаваемой информации при попытке ее записи до момента окончания считывания 45Гаким образом, недостатками данногоустройства являются низкая скорость обмена из-за увеличения времени ожиданиямежду сеансами обмена и недостаточнаянадежность передачи информации из-за 50возмокйостиее пбтери или искажения йрипопытке записи,Целью изобретения является увеличение быстродействия и повышение надежности передачи информации. 55Поставленная цель достигается тем, чтов устройство для сопряжения по а.с, М1183975 введены первый, второй, третийэлементы ИЛИ, элемент НЕ, пятый элементзадержки, двухразряднь 1 й регистр, пятый триггер, четвертый триггер, регистр требования обмена, сигналы "Есть информация" и "Запись информации", два коммутатора,причем управляющие входы третьей и четвертой групп коммутаторов соединены с первым и вторым выходами двухразрядного регистра, первый вход которого соединен с выходом дешифратора нуля, второй вход соединен с первым входом третьего элемента ИЛИ и с прямым выходом пятого триггера, третий вход управления соединен с первымвь 1 ходом ЦВМ, третий и четвертый выходы нулевого и первого разрядов регистра соединены соответственно с первым и вторым входами ЦВМ, синхровход пятого триггера соединен с выходом пятого элемента задержки, установочный вход соединен с инверсным выходом четвертого триггера, установочный вход которого соединен с выходом первого элемента ИЛИ и входом пятого элемента задержки, синхровходчетвертого триггера соединен с выходом элемента НЕ, вход которого соединен с выходом четвертого элемента задержки, управляющий вход четвертого триггера соединен с инверсным выходом пятого триггера, первый и второй входы первого ивторого элементов ИЛИ соединены попарно с управляющими входами устройства записи (чтения) от ЦВМ и соответствующими входами записи (чтения) от абонента, кото- рые соединены с первой и второй группами управляющих входов коммутаторов, приэтом выходы первого и второго элементов ИЛИ соединеныс выходами первого и второго триггеров соответственно, первый выход двухразрядного регистра соединен свторым входом счетчика считывания и вторым входом четвертого элемента ИЛИ, второй выход - с вторым входом счетч;.казаписи, а выход четвертого элемента ИЛИсоединен с первым входом регистра требования обмена, второй, третий и четверты. входы управления которого соединены с вторйм, третьим и четвертым выходами ЦВМ соответственно, выход регистра требования обмена является сигнальным выходом устройства, информационный выходблока памяти соединен с информационными входами коммутаторов, информационный вход электронного регистра соединен с информационными выходами коммутатсров, Положительный эффект достигается подачей в ЦВМ разрешающих сигналов с регистра требования обмена после окончания циклов записи и считывания соответственно, позволяющих сократить задержки времени между очередными сеансами записи (считывания) массивов информации. Эти желсигналы поступают на коммутаторы для открытия соответствующих входов и предотвращения воэможности одновременной записи и считывания информации из блока памяти со стороны ЦВМ и абонента, тем самым препятствуя искажению информации и повышая надежность передачи информации.На фиг. 1 и 2 представлена функциональная схема предлагаемого устройства,Устройство содержит элементы памяти 10 1 группы, элементы И 2 группы, второй элемент задержки 3, счетчик считывания 4, реверсивный счетчик 5, первый триггер 6, первый элемент задержки 7, счетчик записи 8, дешифратор нуля 9, элементы И 10 второй группы, элементы И 11 первой группы, элементы ИЛИ 12 группы, блок памяти 13, первый 14, второй 15 управляющие входы блока памяти 13, адресный вход 16 блока памяти 13, второй триггер 17, регистр 18, элемент 15 20 И 19, четвертый 20 и третий 21 элементы задержки, третий триггер 22, выполненный на элементах И - НЕ 23 и 24, первый 25 и входом регистра 18, третья группа управляющих входов 50, 51 коммутатора 33, четвертая группа управляющих входов 52, 53 коммутатора 32, причем вход регистра 18 соединен с информационными выходами 50 48, 49 коммутатора 32, 33, выход которого соединен с управляющим входом 15 блока памяти 13, первый управляющий вход 14которого соединен с выходом второго элемента задержки 3 и третьего элемента задержки 21, адресный вход 16 блока памяти второй 26 элементы НЕ, двухразрядный регистр 27, инвертор 28, первый элемент ИЛИ30, второй элемент ИЛИ 31, коммутаторы32, 33, которые могут быть выполнены наИМС 533 КП 11, пятый элемент задержки 34,четвертый триггер 35, пятый триггер 36, регистр требования обмена 37, третий элемент ИЛИ 38, управляющие входы 39, 40записи(чтения) от ЦВМ, соединенные с первой группой управляющих входов коммутаторов 32,33, причем вход 39 соединен также 35с выходом 54 выдачи сигнала "Есть информация" в абонент, управляющие входы 41,42 записи (чтения) от абонента, соединенные с второй группой управляющих входовкоммутаторов, причем вход 41 соединен 40также с выходом 55 выдаФЬ сигнала "Записьинформации" в ЦВМ, двунаправленныеинформационные входы 43, 44 коммутаторов, сигнальный выход устройства 45, связанный с сигнальным водом ЦВМ, 45информационные входы 46, ч 7 коммутаторов, связанные с информацйонным выходом блока памяти 13, информационныевыходы 48, 49 коммутаторов, связанные с 13 соединен с выходом элементов ИЛИ 12 группы, входы которых соединены"с выходами элементов И 10 второй группы и выходами элементов И 11 первой группы, входы элементов И 11 первой группы соединены с выходом счетчика записи 8, выходом второго элемента НЕ 26, вход которого соединен с выходом элемента И - НЕ 24, входящего в состав третьего триггера 22, первый вход которого соединен с выходомвторого трйггера 17, первый вход которого соединен с выходом второго элемента ИЛИ 30, первый и второй вход которого соединены с управляющими входами 39, 41 соответственно, вход первого элемента задержки 7 соединен с выходом второго элемента НЕ 26, а выход соединен с входом четвертого элемента задержки 20, вход которого соединен с вторым входом второго триггера 17 и входом инвертора 28, второй вход регистра 18 соединен с выходом первого элемента ИЛИ 30, первый вход первого триггера 6 соединен с выходом второго элемента ИЛИ 31, первый и второй входы которого соединены с информационными входами 40 и 42 соответственно, выход второго элемента ИЛИ 31 соединен с первым входом первого тригге-ра, второй вход которого соединен свыхо-" дом третьего элемента задержки 21, вход которого соединен с выходом второго элемента задержки 3, выход первого триггера 6 соединен с выходом дешифратора нуля 9, выход элемента И 19 соединен с входом элемента И - .НЕ 23, выход которого соединен с входом первого элемента НЕ 25, выход которого соединен с входом второго элемента задержки 3, первым входом реверсивного счетчика 5, а также с первым входом счетчика считывания 4, выход которого соединен с входами элементов И 10 второй группы, второй вход счетчика считывания соединен.с вторым выходом двухразрядного регистра 27, соединенным также с третьей группой управляющих входов ком-мутатора 33, второй вход регистра 27 соединен с выходом дешифрФора нуля 9, а первый выход соединен с четвертой группой управляющих входов коммутатора 32, первый вход регистра 27 соединен с прямым выходом пятого триггера 36, третий вход 58 управления регистра 27 соединен с первым выходом ЦВМ, третий 56 и четвертый 57 выходы которого соединены с первым и вторым входами ЦВМ, инверсный выход пятого триггера соединен с управляющим входом четвертого триггера 35, синхровход которого соединен с выходом инвертора 28, вход которого соединен с выходом четвертого элемента задержки 20, а , установочный вход четвертого триггера 35соединен с выходом первого элемента ИЛИ 30 и входом пятого элемента задержки 34, выход которого соединен с синхровходом пятого триггера 36, установочный вход которого соединен с инверсным выходом четвертого триггера 34, прямой выход пятого триггера 36 соединен с первым входом четвертого элемента ИЛИ 38, второй вход которого соединен с вторым выходом регистра 27, выход четвертого элемента ИЛИ 38 соединен с первым входом регистра требования обмена 37, второй, третий и четвертый выходы управления которого соединены соответственно с вторым, третьим и четвертым выходами ЦВМ, выход регистра 37 соединен с сигнальным выходом устройства 45.Устройство может работать в четырех режимах: режим записи информации из абонента в блок памяти, режим считывания информации из блока памяти в ЦВМ, режим записи информации из. ЦВМ в блок памяти, режим считывания ин 4 ормации из блока памяти в абонент.Устройство работает следующим образом;В исходном состоянии счетчики 4 и 8, реверсивный счетчик 5, триггеры 6, 17, 35, 36 обнулены, на адресном входе 16 блока памяти 13 находится потенциал, соответствующий нулю, на выходе дешифратора нуля находится запира 1 ощий потенциал. На управляющих входах 40, 39, 41, 42 устройства, соединенных с первой и второй группами управляющих входов коммутаторов 32, 33, нет управляющих сигналов, на информационных входах устройства 43,44 нет информации,Управляющий сигнал на запись информации из абонента поступает на управляющий вход устройства, соединенный с первой группой управляющих входов коммутаторов, по которому коммутатор 32 подключает информационный вход 44 на информационный выход 49, а также через элемент ИЛИ 30 подается на вход триггера 17 и устанавливаетЪгов единичное состояние, означающее запрос на запись информации в блок памяти 13, Информация на вход регистра 1.8 4 Ьступает с информационного выхода 49 коммутатора 32, Запрос на зайись высоким"потенциалом поступает на вход триггера 22 и, если к этому моменту на первом входе данного триггера отсутствует -запрос на считывание, на его втором выходе устанавливается низкий потенциал, а на выходе элемента НЕ 26 - сигнал записи, по которому информация переписывается из регистра 18 в блок памяти 13 по нулевому адресу. Код адреса, по которому происхо дит запись, подается на вход 16 блока памяти 13 с выхода счетчика 8 через элементы И 11, Длительность сигнала записи на входе 15 блока памяти 13 определяется элементом задержки 20. По снятию сигнала записи запись слова в блок памяти 13 завершается, содержимое счетчика 8 и реверсивного счетчика 5 увеличивается на единицу, на выходе элемента НЕ 28 появляется сигнал. Цикл обслуживания запроса записи одного слова повторяется в соответствии с количеством слов в массиве. Параллельно управляющий сигнал на запись с выхода элемента ИЛИ ЗО поступает на вход элемента задержки 34 и 5 10 установочный вход триггера 35, который сбрасывает данный триггер, на инверсном выходе его и соответственно на установочном входе триггера 36 появляется сигнал, который снимает триггер Зб со сброса, На 20 синхровходе триггера 36 импульс запускапоявляется через время, определяемое элементом задержки 34, Если до прихода этого импульса на синхровход триггера 35 поступает импульс сброса с выхода элемента НЕ 28, то триггер 35 устанавливается в "1", на его инверсном выходе появляется "0" и триггер 36 сбрасывается, сигнал конца обмена массива на его выходе не формируется, При отсутствии сигнала сброса с выхода 30 элемента НЕ 28 триггер 36 запускается иммассива информации в блок памяти 13. Сигнал конца обмена формируется при отсутствии сигналов записи в течение временного 50 промежутка, который в два раза превышает период следования сигналов записи, На этом цикл записи массива информации из абонента в устройство заканчивается.Схемы регистров 37, 27 показаны на Фиг, 3 и 4 соответственно. Подробное описание работы регистра 37 дано ниже. Работа регистра 27 ясна из рисунка.Цикл считывания массива информации из устройства в ЦВМ начинается после тога, как ЦВМ получаем сигнал с регистра требо 55 пульсом запуска с выхода элемента задержки 34 и на выходе триггера 36 формируется ,;игнал конца обмена массива, который поступает на нулевой разряд регистра 37, на 35 чыходе которого формируется сигнал, который поступает на первую и вторую группу управляющих входов коммутаторов 32, 33 и на первый вход элемента ИЛИ 38, с выхода которого поступает на вход регистра требо вания обмена 37, а также сбрасывает в б"счетчик записи 8. Коммутатор 32 отключает информационный вход 44 от информационного выхода 49, подготавливая устройство к последующему циклу считывания со сторо ны ЦВМ, Схема формирования требованияобмена выдает сигнал об окончании записи40 45 50 55 вания обмена 37, а затем выдает на управляющий вход 40 устройства, соединенный со второй группой управляющих входов коммутаторов, сигнал считывания, который подключает информационный вход 46 коммутатора 33 к информационному.входу устройства 43, а также через элемент ИЛИ 31 поступает на вход триггера 6, который устанавливается в -"1" состояние, означающее запрос на считывание информации из блока памяти 13, Запрос на считывание, при наличии на первом входе элемента И 19 разрешающего потенциала с выхода дешифратора нуля 9, поступает на первый вход триггера 22, Если к этому моменту на втором входе данного триггера отсутствует "запрос на запись, то на его первом выходе устанавливается низкий потенциал, а на выходе элемента НЕ 25 сигнал считывания. Этот сигнал с задержкой, обеспечиваемой элементом задержки 3, поступает на вход 14 блока памяти 13, разрешая считывание информации и выдачу ее в ЦВМ, Код первого адреса (нулевой), по которому происходит считывание, подается с выхода счетчика считывания 4 через элементы И 10 группы. Длительность сигнала считывания на входе 14 блока памяти 13 определяется элементом задержки 21, По снятию сигнала считывание слова из блока памяти 13 завершается, содержимое счетчика 4 увеличивается, а реверсивного счетчика 5 уменьшается на единицу, После считывания последнего слова массива информации из блока памяти 13 содержимое реверсивного счетчика 5 становится равным нулю, вследствие чего дешифратор нуля.9 формирует сигнал, который блокирует элемент И 19; а также поступает на первый разряд регистра 2 У, который формирует на своем втором вы. ходе сигнал, который поступает на третью и четвертую группу управляющих входов коммутаторов 32, 33 и отключает вход 43 ЦВМ от информационного выхода 46, сбрасывает в "0" счетчик считывания 4, а также через элемент ИЛИ 38 поступает на вход регистра требования обмена 37, который на своем выходе формирует сигнал в ЦВМ об окончании процесса считывания.Аналогично работает устройство если сначала управляющий сигнал нэ запись поступает от ЦВМ на управляющий вход 39 устройства, соединенный с первой группой управляющих входов коммутатора,а управляющий сигнал на чтение поступает из абонента на управляющий вход 42 устройства, соединенный со второй группой управляющих входов коммутаторов,Устранение конфликтных ситуаций и синхронизация обмена информацией меж 5 1 О 15 20 25 30 35 ду ЦВМ и абонентом проводятся с помощьюсигналов "Есть информация" ЕИ), "Записьинформации" (3 И) следующим. образом.При записи информации в устройство со стороны ЦВМ последняя, одновременно с сигналом "Запись", выдает в абонент сигнал "Есть информация", Этот сигнал является для абонента разрешением нэ считывание информации со стороны абонента и запретом на запись информации вустройство. Получив сигнал ЕИ, абонент мо- . жет начать считывание информации из устройства.По окончании считывания информации из блока памяти (БП) абонентом дешифратор "0" 9 записывает "1" в первый разрядрегистра 27, после чего формируется сигнал "Требование обмена". Получив этот сигнал, ЦВМ опрашивает первый и нулевой разряды регистра 27. Если в первом разряде "1", что говорит об окончании считывания информации абонентом, ЦВМ снимает сигнал ЕИ, Отсутствие сигнала ЕИ сигнализируетабоненту о возможности запиСи информации в устройство, Логика взаимодействия ЦВМ с абонентом закладывается в програм- " мно-алгоритмическое обеспечение ЦВМ и может меняться в зависимости от конкретных конструктивно-эксплуатациойнйхусло-вий применения устройства,При записи информации в устройство со стороны абонента синхронизация обмена информацией происходит аналогичным образом с помощью сигнала ЗИ, приход которого в ЦВМ сигнализирует о начале зэписи информации в устройство от абонента изапрете записи в устройство от ЦВМ,Описанное усовершенствование особенно эффективно в случаях, когда абоненты не могут быть непосредственноподключены к мультиплекСным каналам ввода/вывода ЦВМ из-за ограниченного количества линий связи, а информация передается не пословно, а массивами.Регистр требования обмена 37 может работать в режимах "Прерывание" и "Считывание", Режим считывания информации задается путем выдачи от ЦВМ сигнала "Считывание", который поступает на вход йтриггера "Маска" и устанавливает его в "0"состояние, В этом случае приход сигнала Требование обмена" от схемы ИЛИ 38) не вызовет прохождения сигнала в ЦВМ, а запомнится в триггере обмена (переведет его в состояние "1"). При подаче сигнала "Считывание состояния регистра 37" от ЦВМ последний через схему ИЛИ поступает нэ второй вход системы И. Если триггер "Обмена" установлен в состояние "1"., то на вход12 1789986 510 1ЦВМ выдается сигнал"Требование обмена",В случае установки триггера "Маска" в состояние "1" по сигналу "Режим "Прерывание" от ЦВМ на второй вход схемы И постоянно подается единичный сигнал, В этом случае приход сигнала от схемы ИЛИ (38) вызывает прохождение сигнала "Прерывание на вход ЦВМ, Линия задержки сбрасывает триггер "обмена" в "О" после считывания информации с триггера "обмена".Работа регистра "Требование обмена" (37) в режиме "Считывание" используется при решении процессором задач, при кото-. рых нежелательны прерывания вычислительного процесса. В этом случае реакция ЦВМ на сигнал "Требование обмена" замедлится, а скорость обмена с абонентами соответственно уменьшится, ф о р мул а и зоб ретен ия Устройство для сопряжения разноскоростных вычислительных устройств, содержащее первый триггер, первый и второй элементы задержки, блок памяти, реверсивный счетчик, дешифратор нуля, счетчики считывания и записи, две группы элементов И; группу элементов ИЛИ, выходы которйх соединены с адресным входом блока памяти, а первые и вторые входы элемейтов ИЛИ группы соединены соответственно с выходами элементов И первой и второй групп, первые входы элементов И первой группы соединены с" выходами соответствующих разрядов счетчйка записи, вторые входы элементов И первой группы обьединены между собой и соединены с входом первого элемейта задержки, счетным входом счетчика записи с суммирующим входом реверсивного счетчика, вычитающий вход которого соедийен со счетным входом счетчика считывания, с входбм вторбго элемента задержки и первыми входами элементов И второй группы, выход реверсивного счетчика соединен с входом дешифратора нуля, авход считывания устройства соединен с первым вхбдбм"первоготоигг 6 ра вьаодц первого и второго элементов задержки соединены соответственно с входами записи и считывания блока памятй;"выход которого является информационным выходом устройства, выход счетчика считывания подключен к вторым входам элементов И второй группы, кроме того, в устройство введены регистр, второй и третий триггеры, два элемента НЕ, третий и четвертый элементы задержки и элемент И, первый и второй входы которого соединены соответственно "с выходом дешифратора нуля и выходом первого триггера, второй вход которого подключен квыходу третьего элемента задержки, входкоторогб соедйней с выходом второго элемента задержки, а вход записи устройствасоединен с первым входом второго триггера и входом стробирования регистра, информационный вход которого является информационным входом устройства, а выход регистра подключен к информационному входу блока памяти, выход элемента Иподключен к первому входу третьего триггера, второй вход которого соединен с выходом второго триггера, а первый и второйвыходы третьего триггера соединены соответственно с входами первого и второго элементов НЕ, выходы которых подключены к входам второго и первого элементов задержки, выход которого соединен с вторым входом второго триггера, о т л и ч а ю щ е е с ятем, что, с целью увеличения быстродействия и повышения надежности передачи информации, в него введены два коммутатора,первый, второй и третий элементы ИЛИ, элемент НЕ, пятый элемент задержки, двух- разрядный регистр, четвертый и пятый триггеры, регистр требования обмена, причемуправляющие входы третьей и четвертойгрупп коммутаторов соединены с первым и вторым выходами двухразрядного регистра, первый вход которого соединен с выходомдешифратора нуля, второй. вход соединен спервым входом четвертого элемента ИЛИ и прямым выходом пятого триггера, третий вход управления соединен с первым выходом ЦВМ, третий и четвертый выходы нулевого и первого разрядов регистра соединены соответственно с первым и вторым входами ЦВМ, синхровход пятого триггера соединен с выходом пятого элемента задержки, установочный вход соединен с инверсным выходом четвертого триггера, установочный вход которого соединен с выходом первого элемента ИЛИ и входом пятого элемента задержки, синхровход четвертого триггера соединен с выходом элемента НЕ, вход которого соединен с выходом четвертого элемента задержки, управляющий вход четвертого триггера соединен с инверсным выходом пятого триггера, первый и второй входы первого и второго элементов ИЛИ соединены попарно с управляющими входами устройства записи (чтения) от абонента, которыесоединены с первой и второй группами управляющих входов коммутаторов, при этом выходы первого и второго элементов ИЛИ соединены с входами первогои второго триггеров соответственно, первый выход двухраэрядного регистра соединен с вторым входом счетчика считывания и вторым входом третьего элемента ИЛИ, второй выход - с вторым входом счетчика записи, а выход третьего элемента ИЛИ соединен с первым входом регистра требования обмена, второй, третий и четвертый входы управления которого соединены с вторым, третьим и четвертым выходами ЦВМ соответственно, выход регистра требования обмена является сигнальным выходом устройства, информационный выход блока памяти соединен с информационными входами коммутаторов, информационный вход электронного регистра соединен с информационными выходами коммутаторов,
СмотретьЗаявка
4900127, 08.01.1991
КОНСТРУКТОРСКОЕ БЮРО ЭЛЕКТРОПРИБОРОСТРОЕНИЯ
ЧЕРНОБРИВЕЦ БОРИС ГРИГОРЬЕВИЧ, НЕМОВ КОНСТАНТИН ВИКТОРОВИЧ, МОРОЗОВ АНВЕР ХУСАИНОВИЧ
МПК / Метки
МПК: G06F 13/00
Метки: вычислительных, разноскоростных, сопряжения, устройств
Опубликовано: 23.01.1993
Код ссылки
<a href="https://patents.su/7-1789986-ustrojjstvo-dlya-sopryazheniya-raznoskorostnykh-vychislitelnykh-ustrojjstv.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для сопряжения разноскоростных вычислительных устройств</a>
Предыдущий патент: Устройство для идентификации аналоговых сигналов
Следующий патент: Контроллер прямого доступа к памяти
Случайный патент: Способ передачи астрономических координат