Патенты с меткой «разноскоростных»

Номер патента: 1183975

Опубликовано: 07.10.1985

Автор: Иванов

МПК: G06F 13/00

Метки: вычислительных, разноскоростных, сопряжения, устройств

....вход 13 приходит сигнал, который заносит код со входа 15 в регистр 22 и устанавливает триггер 21 в единичное состояние, 45 означающее запрос на запись информации в блок .17 памяти устройства. Запрос на запись высоким потенциаломпоступает на второй вход триггера26, и если к этому моменту на первом входе данного триггера отсутствует запрос на считывание, то на его втором выходе устанавливается низкий потенциал, а на выходе элемента 30 НЕ - сигнал записи, 55 по которому информация переписывается иэ регистра 22 в блок 17 памяти по нулевому адресу. Код адреса, по которому происходит запись, подается на вход 20 блока 17 памяти с выхода счетчика 8 через элементы И 11. Длительность сигнала записи на входе 19 блока 17 определяется элементом 24...

Номер патента: 1550630

Опубликовано: 15.03.1990

Авторы: Курочкин, Яковлев

МПК: H04J 3/00

Метки: асинхронных, дискретных, коммутации, разноскоростных, сигналов

...линий 2;. Дещифратор 11 по адресу А блока 10 вырабатывает 1-й сигнал. Время сисотводится для записи в. блок 8 нового адреса (А - 1) по адресу А блока 10 при наличии сигнала ОС блока 12 ЗОблокировки.Каждой исходящей линии связи принадлежит линейка устройств, например . первой линии связи - регистр исходящих линий 21, счетчик 4 , блоксравнения 5 триггер 3,. Каждая ли 35нейка устройств работает параллельно и независимо одна от другой.с Регистры исходящих линий 2,2служат для хранения информационных битов, Считываемых из блока 1, и кодрв коэффициентов деления, считываемых из блока 9, а также для согласования между временем выдачи информации в исходящие линии связи и циклом коммутации..Счетчики 44 служат для выработки кодов текущего...

Номер патента: 1667266

Опубликовано: 30.07.1991

Авторы: Курочкин, Яковлев

МПК: H04J 3/16

Метки: асинхронных, разноскоростных, сигналов, сопряжения, цифровых

...Аз иэ первого и второго мультиплексоров 3 и 5 выдается сигнал требований и информационный сигнал, При этом временной канал при записи разделяется на такты ть и 12 Во время такта ть поадресу Аз из ь ячейки ОЗБ 33 считывдетя информация, и по заднсму афронту в ближайшем такте частоты з эта информация иклов в групповом сигнале; заносится в регистр 31 Бо время такта 12 сдвинутое на один разряд слово вновь записывается вячейку ОЗБ 33 при наличии сигнала требований ,:. используемого в дан ном случае в качестве тдк 1 ового сигнала тз.В первый разряд ОЗБ 33 записывается информационный бит,Цикл чтения разделен на временныеканалы (ВК), как в кадре ИКМ. За один 10 ВК производится одно считывание во время такта т 4 по пдресу А а в такте т 5 -...

Номер патента: 1742824

Опубликовано: 23.06.1992

Авторы: Морозов, Немов, Чернобривец

МПК: G06F 13/00

Метки: вычислительных, разноскоростных, сопряжения, устройств

...с первыми входами элементов И первой 11 и второй 10 групп соответственно, выходы которых с первыми и вторыми входами элементов ИЛИ 12 группы соответственно, выходы которых с группой адресных входов 20 блока 17 памяти, первый выход регистра 22 с входом записи блока 17 памяти, выход второго элемента И 32 с счетным входом счетчика записи циклического номера слова 40, с вторыми входами всех элементов И первой группы 11, со счетным входом счетчика 8 записи и с суммирующим входом реверсивного счетчика 5, вычитающий вход которого с выходом третьего элемента И 31, с счетным входом счетчика считывания циклического номера слова 39 с вторыми входами всех элементов И второй группы 10 и со счетным входом счетчика 4 считывания, первый вход второго...

Номер патента: 1755386

Опубликовано: 15.08.1992

Автор: Яковлев

МПК: H04J 3/16

Метки: асинхронных, разноскоростных, сигналов, сопряжения, цифровых

...о, фиксация в регистРе 21 - передним фронтом частоты 1 о.Функциональная схема блока 7 памяти бит(фиг.8) содержит сумматор(СМ) 22, мультиплексоры (Мх) 23, 24, ОЗУ 25, регистр 26 (Рг), схему И 27. На БПБ 7 поступает из БС 2 частота 1 о для формйрования тактов чтения тг и записи тз в ОЗУ 25. Частоты Ь(Ь) для управления режимами работами блоков, адреса Ал поступают из БПЛ 5, ГТТр - из мультиплексора 4 сигналов требований. При значении сигналов 1 п(Ь), равных едини, адреса л. ля этогол чается частота о, выполр внии в двоичном коде для каж- через Мх 29 проклюдой выходной линии, При приеме блоком 8 няющая роль т ч М 30сигналов т ебованль з, через х к информацир бовании вырабатывается сиг- онным входам ОЗУ 31 проключаются а есанал признака...

Номер патента: 1789986

Опубликовано: 23.01.1993

Авторы: Морозов, Немов, Чернобривец

МПК: G06F 13/00

Метки: вычислительных, разноскоростных, сопряжения, устройств

...работает следующим образом;В исходном состоянии счетчики 4 и 8, реверсивный счетчик 5, триггеры 6, 17, 35, 36 обнулены, на адресном входе 16 блока памяти 13 находится потенциал, соответствующий нулю, на выходе дешифратора нуля находится запира 1 ощий потенциал. На управляющих входах 40, 39, 41, 42 устройства, соединенных с первой и второй группами управляющих входов коммутаторов 32, 33, нет управляющих сигналов, на информационных входах устройства 43,44 нет информации,Управляющий сигнал на запись информации из абонента поступает на управляющий вход устройства, соединенный с первой группой управляющих входов коммутаторов, по которому коммутатор 32 подключает информационный вход 44 на информационный выход 49, а также через элемент ИЛИ...