Асинхронный сумматор

Союз Советских Социалистических Республик173 ОЗЗ Зависимое от авт. свидетельства. 42 п 1, 14 Заявлено 21.Ч .1964 ( 912927/26-24)с присоединением заявкиПриоритетОпубликовано 07.Ч.1965. Бюллетень14 Государственный комитет по делам изобретений и открытий СССК б УДК 681.142 - 523.8,07 (088,8) ия 17.Ч 111.196 а опуоликования оп Авторыизобретен Р. Б. Мнацаканов, Г, Г. Ладария, О. Г. Агдгомелашвил и В. Л. Вартанов: .СОЮЗНАЯ ИНХРОННЫЙ СУММАТО ныкоди мма есс сум ак об егистрьможе х тригге одписная группа17 Изв ест асидвоично- ровгистры-су торматоры.Предлагаемый сумматор отличается от известных тем, что он содержит линию разбиения на группы разрядов двух слов, получаемых на выходах полусумматоров, состоящую из последовательно соединенных схем И - ИЛИ, при этом вторые входы элементов И и ИЛИ соединены соответственно с выходами сумма и перенос полусумма- тора данного разряда, входы которого соединены с единичными выходами триггеров данного разряда регистров исходных чисел, выход сумма полусумматоров соединен также со входами схемы неравнозначности данного разряда, второй вход которой соединен с выходом элемента И, один вход которого соединен с выходом элемента ИЛИ соседнего младшего разряда и линия разбиения, а второй вход соединен с выходом схемы конца разбиения, один вход которой соединен с шиной начало суммирования, а остальные - выходами всех элементов И линии разбиения.Это позволяет повысить быстродействие сумматора.На фиг, 1 изображена принципиальная схема предлагаемого сумматора; на фиг. 2 - схема конца разбиения (СКР). нхронные сумматоры двух анных чисел, содержащие реы исходных чисел и полусумСхема сумматора содержит два приемных регистра: один состоит из триггеров Т а второй - из триггеров Т при этом крайние правые триггеры выполняют специальную функцию и называются триггерами занятости. Одновременно с засылкой слагаемого в регистр соответствующий триггер занятостизаполнит единицу.Соответственно триггер занятости находится в нулевом состоянии, когда соответствующий регистр пуст.Поскольку непосредственный процмирования начинается после того к а слагаемых поступили в приемные р 1, то признаком начала суммированият служить единичное состояние обоиров занятости.Первый этап получения результата заключается в образовании двух новых слов из исходных слагаемых и реализуется на полу- сумматорах, обозначенных на схеме через Смп, Выход сумма каждого полусумматора выдает 1-й разряд первого слова, а выход перенос того же полусумматора выдает (1+1)-й разряд второго слова. После осуществления первого этапа автоматически начинает реализовываться второй этап.Второй этап реализуется цепочкой чередующихся элементов (см, на фиг. 1, это элементы И и ИЛИ), причем элементы И реализуют операцию логического умножения, 173033а элементы ИЛИ - операцию логического сложения.Каждый элемент И служит для сравнения соответствующих одноименных разрядов слов, полученных в результате первого этапа. При этом каждый разряд первого слова (д;) поступает на соответствующий элемент И непосредственно, а разряды второго слова (Р,) поступают на вторые входы элементов И через соответствующие элементы ИЛИ,Все разряды д принадлежащие группам первого типа за исключением крайних левых, всегда содержат единицы. Им будут соответствовать высокие уровни на соответствующих входах элементов И, принадлежащих группам первого типа, Крайние левые разряды д групп первого типа содержат всегда нуль, следовательно, на соответствующем им элементе И будут поданы низкие уровни,Каждый элемент И, на оба входа которого после первого этапа подаются высокие уровни, вырабатывает, в свою очередь, высокий уровень. Этот уровень, пройдя через ряд элементов И, принадлежащих данной группе церцрго. типа, останавливается перед элеменру-:жЦ, который соответствует концу групп;. На этом процесс выделения каждой группы первого типа считается законченным, Очевидно, что поскольку все группы первого типа начинают выделяться одновременно, то последней выделится наиболее длинная из них. Тогда, фиксируя конец процесса выделения наибольшей группы первого типа, получают конец процесса разбиения и приступают к реализации третьего этапа, для рассмотрения которого служит специальная логическая схема СКР.Входами схемы СКР служат выходы всех элементов И, которые обозначены К., Кз Кп - , К и один специальный вход НС, сигнал которого является сигналом начала суммирования, Этот сигнал вырабатывается элементом Из, который реализует операцию логического умножения. Входами элемента Из служат выходы единиц триггеров занятости приемных регистров.ЛЗ, и ЛЗз представляют собой элементы задержки. Элементы, обозначенные через Сз, реализуют логическую операцию равнозначности. Элементы И, и И 4 реализуют операцию логического умножения (конъюнкция).Задержка ЛЗ, выполняет две функции: вопервых, она должна обеспечить, чтобы в ответ на появление на К, -м входе высокого уровня на выходе соответствующего -го элемента С, произошла смена высокого уровня низким, во-вторых, задержка ЛЗз должна обеспечить наличие низкого уровня на выходе -го элемента до тех пор, пока не появится низкий уровень на выходе (+1)-го элемента Сз, при условии, что -й и (+1)-й эле. менты Сз принадлежат одной первой группе.Высокий уровень, поступающий на один из выходов К схемы СКР, попадает непосредственно и через задержку ЛЗ, на входы соот Асинхронный сумматор двух двоично-коди. рованных чисел, содержащий регистры исходных чисел и полусумматоры, отличающийся тем, что, с целью повышения быстродействия, он содержит линию разбиения на группы разрядов двух слов, получаемых на выходах полусумматоров, состоящую из последовательно соединенных схем И - ИЛИ, приэтом вторые входы элементов И,и ИЛИ соединены соответственно с выходами сумма и перенос полусумматора данного разряда, входы которого соединены с единичными выходами триггеров данного разряда регистров исходных чисел, выход сумма полусумматоров соединен также со входами схемы неравнозначности данного разряда, второй вход которой соединен с выходом элемента И, один вход которого соединен с выходом элемента ИЛИ соседнего младшего разряда линии разбиения, а второй вход соединен с выходом схемы конца разбиения, один вход которой соединен с шиной начало суммирования, а остальные - с выходами всех элементов И линии разбиения. 5 10 15 20 25 30 35 40 45 50 55 60 65 ветствующего элемента Сз. На входе элемента Сз устанавливается комбинация 0 - 1. Если время задержки ЛЗз не меньше, чем время срабатывания (1 ), то через время 1 на выходе этого элемента С, установится низкий уровень.До начала процесса суммирования схема СКР выдает низкий уровень, При этом на один вход элемента И 4 поступает уровень сигнал от элемента Из, на остальные входы поступают высокие уровни с выходом элементов Сз.Начало процесса суммирования влечет появление высокого уровня НС на выходе элемента И Сигнал входа НС через задержку ЛЗ, и непосредственно, поступает на входы элемента Из,Задержка ЛЗ должна обеспечить наличие низкого уровня на выходе элемента Из в течение такого времени, пока не появится низкий уровень на выходе хотя бы одного из элементов С, в результате функционирования процесса выделения групп первого типа, Действительно, появление первого же высокого уровня на выходе хотя бы одного элемента И влечет за собой смену низкого уровня высоким на соответствующем входе К схемы СКР, затем через время 1 на выходе, соответствующего входам К элемента С появляется низкий уровень. В этот момент низкий уровень на выходе элемента И, уже не нужен,При незначительном увеличении оборудования описанная реализация предлагаемого способа уменьшает время суммирования более чем в три раза. Предмет изобретения173033 Риг 1 П. Зимина Барано Техр рект дактор Г. М. Печоров Заказ 2072/1 Тираж 975 Формат бум. 60)(90 й О ЦНИИПИ Государственного комитета по делам и Москва, Центр, пр. Серов