Устройство для управления включенными параллельно по входу и выходу n статическими преобразователями частоты

)5 Н 02 М 5/ 1 дДБПК-Т ЕТЕНИ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ. СССР ОПИСАНИЕ И АВТОРСКОМУ СВИДЕТЕЛЬС(71) Саратовский политехнический институт(56) Авторское свидетельство СССРМ 1267563, кл. Н 02 М 5/44, 1984.Авторское свидетельство СССРЬЬ 1436236, кл. Н 02 М 5/44, 1987.(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯВКЛЮЧЕННЫМИ ПАРАЛЛЕЛЬНО ПОВХОДУ И ВЫХОДУ й СТАТИЧЕСКИМИПРЕОБРАЗОВАТЕЛЯМИ ЧАСТОТЫ Изобретение относится к электротехнике и может быть использовано для управления Й преобразователями, включенными параллельно по входу и выходу.Цель изобретения - расширение функциональной надежности устройства,На фиг. 1 и 2 показана схема предлагаемого устройства; на фиг, 3, 4 - возможные варианты построения первого и второго логических блоков.Устройство для управления включенными параллельно по входу и выходу й статическими преобразователями частоты, каждый иэ которых содержит управляемый выпрямитель 1, выход которого через фильтр 2 и датчик тока 3 подключен к входу инвертора 4, первый силовой ключ 5, соединяющий входные зажимы преобразователя с силовым входом выпрямителя 1, второй силовой ключ 6, соединяющий выход инвер(57) Изобретение относится к электротехнике и может быть использовано для управления И преобразователями, включенными параллельно по входу и.выходу. Целью изобретения является расширение функциональных воэможностей устройства, В зависимости от величины нагрузки в параллельную работу включается соответствующее количество преобразователей. Количество параллельно работающих преобразователей определяет первый логический блок. Однако в эксплуатации необходимо отключать преобразователи для ремонта и профилактики. Учет отключенных преобразователей осуществляется автоматически за счет введенных реле напряжений и второго логического блока. 3 ил.тора 4 с выходными зажимами преобразователя, блок 7 управления выпрямителем, выход которого подключен к первому входу первого элемента И 8, выход которого соединен с управляющим входом выпрямителя 1, блок 9 сравнения, один вход которого соединен с выходом датчика 3 тока, выход подключен к входу блока 7 управления, управляющие входы первого 5 и второго 6 силовых ключей и второй вход элемента И 8 соединены между собой и образуют вход разрешения включения, сумматор 10, входы которого соединены с выходами датчика 3 тока каждого преобразователя, первый 11 и второй 12 делители, выполненные управляемым с йуправляющими входами 13 и 14 и соответственно с й и йступенями деления, первый 15 и второй 16 компараторы, источник 17 опорного напряжения, первый 18 и второй 19 формирователи импульсов, 1665479=1,2 И,где Ч - разность между чи поступивших на первый 27 ды блока 26. Второйлогический бло функцией)=1К=1,2 й где Х 1, Ук - соответственно логическкции на -м входе и К-м выходе логичблока 28,. фун- кого второй 20 и тоетий 21 элементы И, первый 22, второй 23 и третий 24 элементы ИЛИ, элемент 25 задержки и логический блок 26, имеющий первый 27 и второй 28 входы и М выходов,Выход сумматора 10 через делитель 11 подключен к прямому входу компаратора 15 и вторым входам блоков 9 сравнения, а через делитель 12 - к инверсному входу компаратора 16. Инверсный вход компаратора 15 и прямой вход компаратора 16 соединены с источником 17 опорного напряжения. Выходы компараторов 15 и 16 через формирователи 18 и 19 импульсов и первые входы элементов ИЛИ 22 и 23, а также через первые входы элементов И 20 и 21 и вторые входы элементов ИЛИ 22 и 23 соединены соответственно с первым 27 и вторым 28 входами логического блока 26. Выходы эле-ментов ИЛИ 22 и 23 через последовательно соединенные элемент ИЛИ 24 и элемент 25 задержки подключены к вторым входам элементов И 20 и 21. Выходы логического блока 26 соединены с входами разрешения включения соответствующих преобразователей. В устройство управления дополнительно введены И реле 29 напряжений, входы которых подключены параллельно входам инверторов 4 в преобразователях, и второй логический блок 30, имеющий й входов и Ивыходов, который подключен между выходами реле 29 напряжений и управляющими входами 13 и 14 делителей 11 и 12, .Элемент ИЛИ 22 снабжен третьим входом, который является управляющим входом устройства управления. Первый логический блок 26 выполнен. с й выходами, которые подключены к входам разрешения включения соответствующих преобразователей. Состояние логических переменных О 1- О 2, ., Он на выходе блока 26 определяется вы- ражением Возможный вариант первого логического блока 26 показан на фиг. 3 и включает всебя реверсивный счетчик 31, суммирующий и вычитающий входы которого образу 5 ют соответственно первый 27 и второй 28входы логического блока 26, а выходы черездешифратор 32 подключены к входам 1, 2,Кэлементов ИЛИ 33. Выходы последних, а также й-й выход дешифратора 32 об 10 разуют выходы логического блока 26.Пример реализации второго логического блока 30 для й = 4 приведен на фиг. 4,Схема содержит элементы 2 И 34 - 39, 2 ИЛИ40 - 42, ЗИЛИ 43, Возможны и другие вари 15 анты реализации блока 30.Функционирование предлагаемого устройства управления осуществляется следующим образом,Устройство осуществляет автоматиче 20 ский набор в зависимости от величины нагрузки необходимого количествапараллельно работающих преобразователей и равномерное распределение мощности между ними. Включение25 преобразователей происходит при подачеимпульса на свободный вход элемента ИЛИ22. На выходе последнего появляется импульс, который поступает на суммирующийвход реверсивного счетчика 31, Происходит30 запись единицы в первый разряд счетчика31 и передача ее в первый разряд дешифратора 32, Разрядностьсчетчика 31 равнаближайшему целому для о 92 й. Логическаяединица с первого выхода дешифратора35 32 через М-входовый элемент ИЛИ 33 поступает на вход разрешения включения первого преобразователя, Силовые ключи 5 и 6обеспечивают соединение преобразователя с питающей 11 и выходной 12 сетью, а блок40 7 управления выводит преобразователь нарабочий режим, Реле 29 в первом преобразователе срабатывает и вызывает появление логической единицы на входе Х 1логического блока 30. В соответствии с ал 45 горитмом функционирования этого блока наего выходах У 1, т 2, , Уи-достанутся уровнилогического нуля. Поэтому коэффициент передачи делителя 11 равен 1, а делителя 12 -коэффициенту усиления базового операци 50 онного усилителя.При увеличении нагрузки системы электропитания осуществляется ввод на парал. лельную работу необходимого количествапреобразователей, Включение очередного55 преобразователя происходит при выполнении условияЯ- 1 к ) нов (1)и к=125 где 1 к - входной ток инвертора в к-м преобразователе;1 ном - номинальное. значение тока инвертора;а - количество параллельно работающих 5 преобразователей.Сигнал, пропорциональный левой части неравенства (1), формируется делителем 11. Значение Ноя задается источником опорного напряжения 17, 10При выполнении неравенства (1) на выходе компаратора 15 появляется сигнал логической единицы. Этот сигнал через формирователь 18 и элемент 11 поступает на суммирующий вход реверсивного счетчи ка 31. Двоичное слово на выходе последнего приобретает новое значение, приводит к.появлению логической единицы на том выходе дешифратора 32, номер которого соответствует включенному преобразователю. 20Отключение соответствующего преобразователя происходит при выполнении условия.П 1кнОм(2)1 к=1левая часть которого формируется делителем 12.В этом, случае появляется сигнал логической единицы:на выходе компаратора 16 и происходит подача импульса на вычитающий вход счетчика 31. Соответствующий выход логического блока 26 обнуляется, что приводит к выключению преобразователя.После каждой выдачи команды на вклю чение или отключение преобразователей производится повторный опрос компараторов 15 и 16, Для обеспечения устойчивой работы системы этот опрос производится с некоторой задержкой, определяемой эле ментом 25. Если за это время какой-либо из компараторов не изменил свое состояние, то происходит выдача команды на включение (или отключение) еще одного преобразователя. Импульсы на первый 27 и второй 28 входы логического блока 26 поступают до тех пор, пока будет выполняться одно из неравенств(1),2). В результате количество выходов логического блока 26, на которых присутствуют уровни логической единицы, 50 определяется разницей между количеством импульсов, поступившим на первый 27 и второй 28 входы блока 26Коэффициенты передачи делителей 11 и 12, задающие левые части неравенств (1) и 55 (2) соответственно, определяются количеством замкнутых ключей в обратной связи. Количество замкнутых ключей 13 и 14 в делителях 11, 12 всегда на единицу меньше фактического числа включенных на параллельную работу преобразователей. Это соответствие обеспечивается логическим блоком 30, имеющим М входов и Ивыходов. Согласно алгоритму его работы логическая единица на выходе Ук появляется только в том случае, если присутствуют уровни логической единицы на (к) входах, например присутствуют уровни логической единицы на входах Х 1, Х 2, Х 4, тогда логические единицы будут на выходах.Предположимчто в работе находится первый преобразователь, и нагрузка достигла такого значения, при котором необЮходимо включение еще одного преобразователя, При этом возможна такая ситуация, что второй преобразователь выведен в резерв либо находится на профилактическом осмотре или ремонте,После формирования команды на включение преобразователя появляется уровень логической единицы на выходе 02 логИческого блока 26. Так как включение второго преобразователя не произошло, то спустя некоторое время, определяемое элементом 25, проходит повторный импульс на первый 27 вход логического блока 26, котрый вызывает появление логической единицы на выходе Оэ. Третий преобразователь вводится в работу, о чем сигнализирует логическая единица на выходе реле 29 этого преобразователя.Соответствующие ключи 13 и 14 делителей 11 и 12 замыкаются и происходит изменение их коэффициентов передачи.Равномерное распределение нагрузки между в параллельно работающими преобразователями осуществляется следующим образом.Сигналы, пропорциональные входным токам 1 к инверторов 4, с датчиков 3 тока поступают на сумматор 10 и далее нэ делители 11 с коэффициентом передачи 1/в. На выходе делителя 11 формируется сигнал, пропорциональный среднеарифметическому значению токов. Этот сигнал сравнивается узлами 9 с выходными сигналами датчиков 3 тока, Получаемые на выходах узлов 9 сравнения сигналы в блоках 7 управления складываются с сигналом рассогласования основного контура регулирования по выходному напряжению. В результате этого угол управления ак для к-го регулятора представляет собой сумму двух составляющих где а - составляющая, определяемая отклонением выходного напряжения, группыпреобразователей от заданного значения;Лак - составляющая, определяемая отклонением тока 1 к от среднеарифметического значения всех токовП 1 51 о --1 ка к - 1Напряжения питания инверторов Оа,подаваемые с выходов фильтров 2, являются монотонно убывающими функциями угловак, Поэтому, если ток 1 к становится больше(меньше), чем величина 1 о, то составляющаяЛак увеличивается уменьшается), увеличивая (уменьшая) угол управления ак . ВРезУльтатЕ напРЯжениЕ Ос 1 к УмЕньшаЕтСЯувеличивается), сведя величину рассогласования (1 к - 1 О) к нулю, Отключение преобразователей производится путем подачиимпульса на вход установки в нуль счетчика31, При этом происходит обнуление всех Мразрядов дешифратора 32 и соответственновходов разрешения включения преобразователей,Положительным свойством предлагаемого устройства является то, что оно обеспечивает четкое выполнение соответствиякоэффициентов передачи делителей факти ческому количеству параллельно работаю щих преобразователей. При этом,существенно упрощается процедура ремон рта преобразователей или их профилактиче скЬго осмотра, так как для обеспеченияалгоритма управления нет необходимостипроизводить сложные переключения, Достаточно только заблокировать входы разрешения включения соответствующихпреобразователей, Устройство управлениябез вмешательства в его структуру автоматически обеспечит ввод на параллельнуюработу необходимого количества преобра Озователей, что существенно повышает надежность и удобство эксплуатации системыэлектропитания на основе группы преобразователей.45Формула изобретенияУстройство для управления включен -ными параллельно по входу и выходу й ста О тическими преобразователями частоты, каждый из которых состоит из последовательно соединенных первого силового ключа, управляемого выпрямителя, фильтра, инвертора и второго силового ключа, содер жащее блок управления, выход которого подключен к первому входу первого элемента И, выход которого предназначен для подключения к управляющим входам управляемого выпрямителя, блок сравнения, один вход которого соединен с выходом датчика тока, входы которого предназначены для включения между силовым входом инвертора и силовым выходом управляемого выпрямителя, выход блока сравнения подключен к входу блока управления, выходы первого логического блока предназначены для подключения к соответствующим управляющим входам первого и второго силовых ключей каждого из Й статических преобразователей и соединены с вторыми входами соответствующих первых элементов И, сумматор, входы котОрого соединены с выходами датчиков тока каждого статического преобразователя, первый и второй делители, выполненные управляемыми с Куправляющими входами и соответственно с Ы и Мступенями деления, первый и второй компараторы, источник оопорного напряжения, первый и второй формирователи импульсов, второй и третий элементы И, первый, второй и третий элементы ИЛИ, элемент задержки, причем выход сумматора через первый делитель подключен к прямому входу первого компаратора и вторым входам блоков сравнения, а через второй делитель - к инверсному входу второго компаратора, инверсный вход первого и прямой вход второго компараторов соединены с источником опорного напряжения, выходы первого и второго компараторов через первый и второй формирователи импульсов и первые входы первого и второго элементов ИЛИ, а также через первые входы второго и третьего элементов И и вторые входы первого и второго элементов ИЛИ соединены соответственно с первым и вторым входами первого логического блока, реализующего следующую логическую функцию;С 11 =1, если )ГО, если)г,где- номер соответствующего выхоДа от 1до М;О 1 - логическое состояние на )-м выходе;г - разность числа импульсов, поступившихна первый и второй входы первого логического блока,выходы первого и второго элементов ИЛИчерез последовательно соединенные тре-,тий элемент ИЛИИ элемент задержки подключены к вторым входам элементов И, о тл ича ющеесятем,что,сцельюповышения функциональной надежности, в неговведены Й реле напряжений и второй логический блок, снабженный М входами и й выходами, входы реле напряжений подключены параллельно входам инвврторов каждого из й статических преобразователей, а(1, если К Х - 1 если где К =1,2, ., М;Х, 3 к - соответственнна 1-м входе и К-м выхго блока. логические функции е второго логическовыходы реле напряжений через второй логический блок подключены к соответствующим управляющим входам первого и второго делителей, при этом первый элемент ИЛИ снабжен третьим входом, который является входом управления устройства, второй логический блок описывается функцией.Гагарина, 101 Производственно-издательский комбинат "Патент", г. Ужго Заказ 2398 Тираж 387 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва; Ж, Раушская наб., 4/5