Устройство для вычисления -функций

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНР ИСАНИЕ ИЗОБРЕ ое свидетельство ССС01 Г 15/20, 1973.свидетельство СССР06 Г 15/31, 1979(54)(57) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯГ-ФУНКЦИЙ, содержащее блоки элементов И, ИЛИ, первыч и второй умножители, блок управления, содержащийпервый и второй триггеры, формирователь импульсов, генератор тактов,счетчик, первый и второй дешираторы, первый и второй элементы задержки, элементы И, ИЛИ, причем информационный вход устройства поразрядноподключен к информационным входампервого блока элементов И, выходывторого блока элементов И подключены к информационным входам разрядовпервого умножителя, выходы разрядовкоторого подключены к информационнымвходам третьего и четвертого блоков элементов И, выходы четвертогоипятого блоков элементов И подключены соответственно к первой и вто- .рой группам информационных входоввторого умножителя, выходы третьегоблока элементов И и выходы разрядоввторого умножителя подключены соот.ветственно к первой и второй группамвходов первого блока элементов ИЛИ,выход которого является информационным выходом устройства, единичный вход первого триггера в блоке управления является входом запуска устройства, единичный выход йервого триггера подключен к входу первого элемента задержки, выход которого является первым выходом блока управления и подключен к управляющему входу первого блока элементов И, нулевой выход первого триггера подключен к входу формирователя импульсов, выход которого подключен к единичному входу второго триггера, выход второго триггера подключен к управляющему входу генератора тактов, выход которого подключен к входу счет- фЮ чика, выход счетчика поразрядно подключен к входам первого дешифратора, первая группа выходов первого дешифратора подключена к входам первого элемента ИЛИ, выход которого через второй элемент задержки подключен к первому входу второго элемента ИЛИ, выход которого является вторымвыходом блока управления и подключенк управляющему входу второго блокаэлементов И, информацчонные входыкоторого объединены с входами второгодешифратора блока управления, первый и второй выходы второго дешифратора объединены соответственно спервым и вторым входами третьегоэлемента ИЛИ и являются третьим ичетвертьм выходами блока управления,причем третий выход блока управленияподключен к управляющим входам четвертого и пятого блоков элементов И,а четвертый выход блока управления -к управляющему входу третьего блока.элементов И, выход третьего элемента ИЛИ блока управления подключен кнулевому входу второго триггера, о т л и ч а ю щ е е с я тем, что,с целью расширения области применения за счет вычисления Г-функций от произвольного действительного аргумента, оно содержит сумматор, блок де" ления и блок постоянной памяти, а в блок управления введены группа дешифраторов и третий триггер, причем выходы первого блока элементов И поразрядно подключены к информационному входу сумматора, выходы информационных разрядов сумматора подключены к информационным входам второго и шестого блоков элементов И, выходы младших информационных разрядов сумматора подключены к адресным входам блока постоянной памяти, выходы блока постоянной памяти подключены к информационным входам пятого и седьмого блоков элементов. И, выходы разрядов первого умножителя подключены к информационным входам восьмого блока элементов И, выходы шестого и восьмого блоков элементов И подключены к перый и второй группам входов второго блока элементов ИЛИ, выходы седьмого блока элементов И и выходы второго блока элементов ИПИ подключены к входам разрядов делимого и делителя блока деления, выходы разрядов которого подключены к третьей группе входов первого блока элементов ИЛИ, входы первого дешифратора блока управления соединены с входами группы дешифраторов, первый выход группы дешифраторов является выходом ошибки устройства, второй выход группы дешифраторов подключен к нулевому входу первого триггера,124321единичный выход которого, объединенный с нулевым входом третьего триггера, является пятым выходом блока управления и подключен к установочная входам первого и второго умножителей, блока деления и сумматора, знаковый выход сумматора подключен к первому входу первого элемента И блока управления, второй вход первого элемента И подключен квыходу второй группы второго дешифратора, выход первого элемента И подключен к второму входу второго элемента ИЛИ и к единичному входу третьего триггера, единичный выход третьего триггера подключен к первым входам второго и третье-, го элементов И, нулевой выход третьего триггера подключен к первым входам четвертого и пятого элементов И, вторые .входывторого и четвертого элементов И подключены к выходу первого элементаИЛИ, выходы второго и четвертого элементов И являются шестым и седьмым выходами блока управления и подключены соответственно к входу суммирования с единицей и входу вычитания единицы сумматора, третий выход первого дешифратора блока управления подключен к третьему входу третьего элемента ИЛИ и к вторым входам третьего и пятого элементов И, выходы третьего и пятого элементов И подключены к входам четвертого элемента ИЛИ, выходы третье-. го, пятого элементов И и четвертого элемента ИЛИ являются восьмым девятым и десятым выходами блока управления и подключены к управляющим входам восьмого, шестого и седьмого блоков элементов И соответственно.Изобретение относится к автоматике н вычислительной технике и может быть использовано при решении задач математической физики, требующих вы числений Г-функций. Известно устройство для вычисления функций, содержащее блок степени полинома, генератор Факториалов, блок умножения, блок вычисления номеров коэффициентов, блок деления,блок коэффициентов полинома, и блок кратности дифференцирования Г 13.. Однако круг задач, решаемых этим устройством, не предусматривает вычисление значений Г-функций.Наиболее близким к предлагаемому является устройство для вычисления Г-функций, содержащее блоки. элементов И, ИЛИ, регистр аргумента, регистр константы, два умножителя и блок управления, причем информацион3 1124ные входы первого блока элементов Иявляются входами устройства, выходыпервого блока элементов И подключенык разрядным входам регистра аргумен"та, выходы которого поразрядно черезвторой блок элементов И подключенык информационным входам первого умножителя, выходы разрядов которого подключены к инфаркт ационным входам третьего и четвертого блоков элемен ртов И, выходы разрядов регистра константы подключены к информационнымвходам пятого блока элементов И,выходы четвертого и пятого блоковэлементов И подключены к соответствующим группам информационных входоввторого умножителя, выходы разрядоввторого умножителя и третьего блокаэлементов И подключены к соответству- .ющим группам входов блока элементов 0ИЛИ, выходы которого являются выходами устройства, управляющие входырегистров, умножителей и блоковэлементов И подключены к соответствующим выходам блока управления 2 . 25Недостаток известного устройствасостоит в узких функциональных возможностях, ограниченных вычислениемГ-функций только для положительного.целого или попуцелого аргумента,представленного в естественной форме с запятой, разделающей целую идробную части,Цель изобретения - расширениеобласти применения за счет вычисления Г-функций от произвольного действительного аргумента.Поставленная цель достигаетсятем, что устройство для вычисления Г-функицй, включающее в себя блоки 4 О элементов И, ИЛИ, первый и второй умножители, блок управления, содержащий первый и второй триггеры, формирователь импульсов, генератор тактов, счетчик, первый и второй дешифраторы,45 первый и второй элементы задержки, элементы И, ИЛИ, причем информационный вход устройства поразрядно подключен к информационным входам первого блока элементов И, выходы вто О рого блока элементов И подключены к .информационным входам разрядов первого умножителя, выходы разрядов которого подключены к информационным .входам третьего и четвертого блоков 55 элементов И, выходы четвертого и пятого блоков элементов И подключены соответственно к первой и второй 321 4группам ийформационных входов второ" го умножителя, выходы третьего блока элементов И и выходы разрядов второго умножителя подключены соответственно к первой и второй группам входов первого блока элементов ИЛИ выход которого является информацион" ным выходом устройства, единичный вход первого триггера в блоке управ ления является входом запуска устройства, единичный выход первого триггера подключен к входу первого элемента задержки, выход которого является первым выходом блока управления и подключен к управляющему входу первого блока элементов И, нулевой выход первого триггера подключен к входу формирователя импульсов, выход которого подключен к единичному входу второго триггера, выход второго триггера подключен к управляющему входу генератора .тактов, выход которого подключен к входу счетчика, выход счетчика поразрядно подключен к входам первого дд шифратора, первая группа выходов первого дешифратора подключена к входам первого элемента ИЛИ, выход которого через второй элемент задерж" ки подключен к первому входу второго элемента ИЛИ, выход которого является вторым выходом блока управления и подключен к управляющему входу второ го блока элементов И, информационные входы которого объединены с входами второго дешифратора блока управления, первый и второй выходы второго де- . шифратора объединены соответственно с первым и вторым входами третьего элемента ИЛИ и являются третьим и четвертым выходами блока управления, причем третий выход блока управления подключен к управляющим входам четвертого и пятого блоков элементов И, а четвертый выход блока управленияк управляющему входу третьего блока элементов И, выход третьего элемента ИЛИ блока управления подключен к нулевому входу второго триггера, содержит сумматор, блок деления и блок постоянной памяти, а в блок управления введены группа дешифраторов и третий триггер, причем выходы первого блока элементов И поразрядно под-ключены к информационному входу сумматора, выходы всех информационных разрядов сумматора подключены к информационным входам второго и шестого блоков элементов И, выходы младших информационных разрядов сумматора подключены к адресным входам бло-, ка,постоянной памяти, выходы блока постоянной. памяти подключены к инфор мационным входам пятого и седьмого блоков элементов И, выходы разрядов первого умножителя подключены к информационным входам восьмого блока . элементов И, выходы шестого и вось мого блоков элементов И подключены к первой и второй группам входов второго блока элементов ИЛИ, выходы седьмого блока элементов И и выходы второго блока элементов ИЛИ подклю чены к входам разрядов делимого и делителя блока деления, выходы разрядов которого подключены к третьей группе входов первого блока элементов ИЛИ, входы первого дешифратора 10 блока управления соединены с входами группы дешифраторов, первый выход группы дешифраторов является выходом ошибки устройства, второй выход групйы дешифраторов подключен к нулевому входу первого триггера, единичный выход которого, объединенный с нулевым входом третьего триггера, является пятым выходом блока управления и подключен к установочным входам пер- З 0 вого и второго умножителей, блокаделения и сумматора, знаковый. выход сумматора подключен к первому входу первого элемента И блока управления, второй вход первого элемента И,под-;35 ключен к выходу второй группы второ.го дешифратора, выход первого элемента И подключен к второму входу второго элемента ИЛИ и к единичному входу третьего триггера, единичный 40 выход третьего триггера подключен к первым входам второго и третьего элементов И, нулевой выход третьего триггера подключен к первым входам четвертого и пятого, элементов И, 45 вторые входы второго и четвертого. элементов И подключены .к выходу первого элемента ИЛИ, выходы второго и четвертого элементов И являются шестым и седьмьщ выходами блока управления и подключены соответственно квходу суммирования с единицей и входу вычитания единицы сумматора, третий выход первого дешифратора блока управления подключен к третьему входу третьего элемента ИЛИ и к вто- рым входам третьего и пятого элементов И, выходы третьего и пятого элементов И подключены к входам четвертого элемента ИЛИ, выходы третьего, пятого .элементов И й четвертого элемента ИЛИ являются восьмым, девятьюи десятым выходами блока управленияи подключены к управляющим входамвосьмого, шестого и седьмого блоковэлементов И соответственно.На фиг, 1 приведена функционалыная схема предлагаемого устройствадля вычисления Г-функций; на фиг.2 .схема блока управления.Устройство содержит блок 1 элементов И, сумматор 2 блок 3 постоянной памяти, блок 4 элементов И, умножитель 5, блоки 6-11 элементов И, блок 12 элементов ИЛИ, блок 13 деления, умножитель 14, блок 15 элементов ИЛИ, блок 16 управления, входы- выходы 17;28 блока управления,Блок 16 управления содержит триг" гер .29, группу 30 дешифраторов, формирователь 31 импульсов, дешифратор 32, триггер 33, элемент ИЛИ 34, элементы И 35 и 36, генератор 37 тактов, счетчик 38, дешифратор 39, элементы И 40 и 41, ИЛИ 42, И 43, ИЛИ 44, триггер 45, элемент ИЛИ 46, элементы 47 и 48 задержки.Устройство работает следующим образом.По команде "Пуск" триггер 29 устанавливается в единичное состояние и формирует. управляющий сигнал .28, который приводит в единичное состоя-, ние умножитель 5 и устанавливает в нулевое состояние сумматор 2, умно-житель 14, блок 13 деления и триггер45. Этот же сигнал после задержкиразрешает прием через блок 1 элементов И с входов устройства аргумента.Х в сумматор 2. Аргумент Х с выходов сумматора.2 подается на вход группы 30.дешифраторов, анализирующих аргумент Х на равенство 0,-1,-2,Если Х 0,-1,-2, , то формируется сигнал ошибки и работа устройства прекращается. Если ХФ 0,-1,-2,то на другом выходе группы 30 дешифраторов формируется сигнал, устанавливающий триггер 29 в нулевое состояние. Одновременно с этим код аргумента Х .с выходов сумматора 2 подается на.входы дешифратора 32, знаковый разряд - на первый вход элементаИ 43.Переход триггера 29 из единичногосостояния в нулевое обеспечивает фор(Х+1)(Х+2)(Х+К),Х О и Х Ф -1,-2(2) 5 Г(Х) = (Х) 1,Г(Х+1) Х 7 1124 мирование на выходе формирователя 31 управляющего сигнала, который устанавливает триггер 33 в единичное состояние, Под управлением единичного состояния триггера 33 генератор 37 тактов генерирует на своем выходе сигналы, которые подсчитываются счетчиком 38. Первому сигналу на выходе генератора 37 соответствует управляющий сигнал на первом выходе дешифра О тора 39. Если аргумент отрицательный ХО, то этот сигнал проходит через элемент И.43, устанавливает триггер 45 в единичное состояние и, пройдя через элемент ИЛИ 46, разрешает пере дачу аргумента Х из сумматора 2 через блок 4 элементов на входы умножителя 5, который выполняет умножение аргумента Х на занесенное ранее в него значение (в первом такте Х 1). Если 20 аргумент положительный Х 0, то триггер 45 остается в нулевом состоянии и в первом такте запрещается передача аргумента Х из сумматора 2 на входы умножителя 5. 25 По второму тактовому сигналу генератора 37 формируется управляющий сигнал на другом выходе дешифратора 39Если аргумент Х 0, то этот сигнал с выхода дешнфратора 39 проходит на вход сумматора 2 через элементы ИЛИ 44 и И 40, на другой вход которого подается разрешение с нулевого выхода триггера 45, и выполняет вычитание единицы из содержимого сумма тора .2, т.е. выполняется (Х). Если аргумент ХСО, то этот сигнал с выхода дешифратора 39 проходит на другой вход сумматора 2 через элементы ИЛИ 44 и И 41, на другой .вход кото рого в этом случае подается разрешение с единичного выхода триггера 45;. и выполяет суммирование единицы с содержимым сумматора 2, т,е. выполняется (Х+1), Затем этот же сигнал 45 после задержки, пройдя через элемент ИЛИ 46, разрешает передачу содержимого сумматора 2 через блок 4 элементов И на входы умножителя 5, в котором выполняется умножениеоче редного кода сумматора 2 с предыдущим значением произведения, т.е. на втором такте, выполняется (Х+1)Х для ХСО и (Х-.1) для Х)0, По третьему и остальным тактовым сигналам повторя ется процесс, аналогичный процессу на втором такте, т.е.в умножителе 5 накапливается одно из произведений 321 8 (Х)ф (Х)(Х-К), Х 0,Генератор 37 генерирует тактовые сигналы до тех пор, пока дешифратор 32 не находится в одном из трех состояний, зависящих от текущего содержимого Х сумматора 2. Если аргумент Х - полоижетльное целое число, то и процесс вычисления произведения(1) останавливается в момент равенства содержимого сумматора 2 единице 1, т.е. Х=1При этом на .первомвыходе дешифратора 32 формируетсяуправляющий сигнал 27, который черезэлемент ИЛИ 42 возвращает триггер 33в нулевое состояние и, тем самья,запрещает работу генератора 37Этот же сигнал разрешает передачу изумножителя 5 вычисленного факториала(Х) 1 через блок 1 1 элементов И иблок 15 элементов ИЛИ на выход устройства. Если аргумент положительный дробный ХЦ 0,1), то Г(Х) вычисляется как отношение При этом дешифратор 32 формируетуправляющий сигнал на третьем выходе сразу после приема аргумента Х в сумматор 2. Этот управляющий сигнал через элемент ИЛИ 42 устанавливает триггер 33 в нулевое состояние и запрещает работу генератора 37 (произведение (1) при этом не вычисляется). Этот же сигнал с выхода дешифратора 32 проходит через элемент И 35, на другой вход которого подается разрешение с нулевого выхо- да триггера 45, и разрешает передачу аргумента Х из сумматора 2 через блок 7 элементов И и блок 12. элементов ИЛИ в блок 13 деления. Одновременно с этим управляющий сигнал сФ выхода элемента И 35 через элемент ИЛИ 34 подается на управляющий вход блока 6 элементов И и разрешает передачу из блока 3 постоянной памяти значения Г(Х+1), выбираемого по адре24321 10 9 11 су Х, на другие входы блока 13 деле Г(Х+1)ния. Результат из блока 13 деления через блок 15 элементов ИЛИ передается на выход устройства.Если аргумент положителен.и при" надлежит интервалу Х 6(1,2), то дешифратор 32 формирует управляющий сиг-, нал 26 на втором выходе сразу после приема аргумента Х в сумматор 2. Этот сигнал устанавливает триггер 33 в нулевое состяние, запрещает работу генератора 37 (произведение (1) при этом не вычисляется) и одновременно разрешает передачу через блок 9 эле- .1 ментов И из блока 3 постоянной памя-. ти на один из входов умножителя 14 значения Г(х), выбираемого по адресу, соответствующему дробной части аргумента Х, и через блок 10 элементов И из умножителя 5 на другой вход ум" ножителя 14 передается значение единицы, содержащееся в нем. Результат Г(х) Г(Х)1 из умножителя 14 через блок 15 элементов ИЛИ передается на 25 выход устройства.Если аргумент Х 2, то Г(Х) вычисляется как произведение(Х Г(Х)=(Х 40 5 В этом случае начальный процесс аналогичен процессу, когда аргумент Х - положительное целое число, до тех пор, пока в сумматоре 2 не останется значение Х 1 Я (1,2) . При этом дешифратор 32 формирует управляющий сигнал 26 на втором выходе, который через элемент ИЛИ 42 останавливает работу генератора 37, подается на управляющий вход блоков 9 и 10 эле, ментов И и разрешает передачу в умно- житель 14 соответственно из умножителя 5 накопленного произведения (Х)(Х), Х и из .блока 3 постоянной памяти значения Г (Х) выбранного по адресу, определяемому дроб ной частью Хц, т.е. (Х 1,-1), Результат в соответствии с выражением (3) из умножителя 14 через блок 15 элементов ИЛИ передается на выход устройства.Если аргумент Х 0 и ХФ,2, то вычисляется отношение В этом случае начальный процесс выполняется аналогично выражению (2) для отрицательного аргумента Х - в ,умножителе 5 накапливается произведение Х(Х+1)(Х+2)Х , пока Х не оказывается в диапазоне Х Е(0,1). При этом дешифратор 32 на третьем выходе формирует уцравляющий сигнал, который останавливает работу генератора 37. Этот же сигнал с выхода дешифратора 32 проходит через элемент ,И 36, на другой вход которого подается разрешение с единичного выхода триггера 45, и разрешает передачу через блок 8 элементов И и блок 12 элементов ИЛИ на входы блока 13 деления из умножителя 5 накопленного произведения Х(Х+1)(Х+2) Х. Одновременно с этим управляющий сигнал с выхода элемента И 36 проходит через элемент ИЛИ 34 и разрешает передачу через блок 6 элементов И на другие входы блока 13 деления из блока 3 постоянной памяти значения Г(Х +1), выбранного по адресу Х Результат в соответствии с выражением (4) из блока 13 деления через блок 1 У элементов ИЛИ передается на выход устройства. Функциональные возможности пред лагаемого устройства для вычитания Г-функции расширены - обеспечено в числение Г-функции произвольного действительного аргумента, предста ленного в естественной форме или с плавающей запятой,1124321 Корректор Г. Огар ель В. БайкоБабинец Соста ктор Л. Алексеенко Техреакаэ одписное лиал ППП Патент". г. Ужгород, ул. Проектная,2/39 ВНИИПИ Госуд по делам 13035, Москва