Устройство для обнаружения ошибок

СОЮЗ СОВЕТ СОЦИАЛИСТ РЕСПУБЛИН 19) (11) 1)5 Н Оз И 1 ИОО,Р 110 БНл РУ ,-, ипп 01 тРУ,О 336929 у 2 л-",0.11,87. инс А.:. еу к о ельство 29/00. еггог-со и ЯК 1. ССОР 98 б.гессоп Тгапз9 7,Фааю ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОВ ЕТЕНИЯМ И ОтНРЫТИЯМПРИ ГННТ ССО 72) И.Н. Андреева,(5 б) Авторское свиде1249593, кл. С 11Айх И. Гавг Ьцгвсвспеше чхгЬ Иге са 1.ео: Сошрийег, 1984,б 13-б 18, Ба. З. 54) .Г:й, .;30,п.И 0(57) Изобретение относится к атоман вц слительной тек,тке а пуен" яснного бьс :. ,йс" 1 я, Пел пзобр" тенця - повьп,ене бястрадействия и расширс 1.пе облип тн прменения 1 стройства за сне-. Боз.:.ожностн обработки разлн:ньх ;одев. Устройство для обнар.,оке;я ощ:бок содержит преобразователькодов, комм тагор ",. блок 3. с;нхронпзацни, регистр 4, бт;":к ".: сраво, вьчислй,"-". а;.ьзеое т;и и блок 8 ь:.: .:.)ова нпя тнп о; б н, 6 рп,Изобретение относится к автоматике и вычислительной технике, а именно к устройствам обнаружения адреса ошибок в запоминающих устройствах, и может быть использовано в запоминающих устройствах с последовательным доступом повьппенного быстродействия.Ф 0Цель изобретечия - повьппение быстродействия и расширение области применения устройства за счет возмажиос:и обработки различных кодов.На фиг. 1 представлена Функциональная схема устройства; на Фиг. 2функциональная схема коммутатора; наФиг. 3 - Функциональная схема блокасинхронизации; на Фиг. 4 - функциональная схема преобразователя кодов; я,- на Фиг, 5 - Функциональная схема счетчика; на Фиг. 6 - функця;анальна:. схема блока формирования типа ошибки.Устройство для обнаружения ошибок фиг. 11 содержит преобразователь 1 кодов, коммутатор 2, блок 3синхронизации, регистр 4, блок 5 сравнения, счетчик 6, вычислитель 7 ад"реса пакета Ошибок и блок 8,формироВания типа ошибки, а также вход 9 выЗЙбора кода,"информационный вход 10,вход 11 начальной установки, первый 12и второй 13 управляющие вхоцы, пер.вый 14 - четвертый 17 информационные.выходы и первый 18 - третий 20 управляющие выходы.Коммутатор (Фиг. 2) содержит элементы И-ИЛИ .21-38.Блок синхронизации (фиг. 3) садер:жит счетчик 39, дешифраторы 40-43,элементы .И-ИЛИ 43 и 44, КБ-триггеры 45 и 46, элемент НЕ 47 и элемент И 48.Преобразователь кодов (фиг. 4) содержит дешифратор 49, элементы И-ИЛИ50-52, элементы ИЛИ 53-55, элементы НЕ 56 и 57, элементы И 58-72, сумматоры 73-84 по модулю два, триггеры 85-100,Счетчик (фиг. 5) содержит элемент НЕ 101, элемент И 102, счетчик 103, элемент И-ИЛИ 104 и триггер 105.Блок формирования типа ошибки(фиг. 6) содержит элемент ИЛИ-НЕ 106,блок 107 элементов Щ 1 И, элементы И 108 э 5и 109 и КВ-триггеры 110 и 111.Устройство работает следующим образом. Преобразователь 1 кодов в данном конкретном случае реализует кодирование и декодирование кодов Файра, задаваемых полиномамиР,(х) (х +1) (х+х+1);Р(х) = (х +1) (х +х+1);Р (х) = (хи+1) (х +х +1),Количество триггеров соответствует числу контрольных разрядов кода максимальной длины. Сумматоры расположены после триггеров в соответствиинолинамаяли, Дешифратор 49 испээль: - зется для переключения преобразовг галл на реализацию порэждающего поли- нома одного из трех кодов в соответтзии с вхаднОЙ управляющей информа ;ней. Элементы 58-65 и 51 используются для включения обратной связи согласно заданному полиному хода. Зле: ;:,".нты 56 и 50 используются дгя пере,.;,э эЧЕНИЯ РЕЖИ эав КСДИРОЫак:Я И ДЕКС ирования. Элементы9 "71 5, 5 и 2 используются для псдачи и";,ферма" .,;.ии на вход и снятия с выхода сдвигового регистра.Содержимое сдвигового регистра сВыходов триггеров может подаватьсяна вход коммутатора 2, в котором происходит его деление на части в ссот- .ветствии с кодом.Таким обрезая кодир овэ а ние э. э ээ -диравание инфср ациэ з устээйе :эвеизводится на основе к да, задавае".-эполинамомс,Р= . - . х1 э р,Эээа Р (Х) ЭрПОИВоэээЭ л ээ, ЭЭ эо .Ч 1. теп ни,веГл.зВо избытачиьх . э вряд "з, т - с+щ, Ксдисправляет ошибки разрядностью Ь -шЮВ основе рабаты устр,йства лежитразбиение информационной последовательности на сектора по с-разрядов,эПри обнаружении места расположенияошибки вычисляется не номер первогоиз пакета ошибочного разряда, а номерсектора , содержащего ошибку и номерпервого ошибочнога разряда 1 в сек-."аре, ПОлОжение пакета апгибки в сек -поре и имер Ошибачиага сектора определяются не более, чем за (с)тактов сдвига регистра в преабразава-теле 1 при помощи математических преобразований в вычислителе 7.Перед приемом информации при кодировании и декодировании па входу 11начальной уста .:эвки происходит абэуенуе э", % ээ" 4тэ" 7 дюа рэээъобразэр ээээээкцюс) ги,йР(х),где Р (х) - непр:.1 водимьй полином заданного кода (выбор Р,(х)происходит пр подаче уп равляющего кода на входвычислителя 7 с входа 9устройства);Я (х) - содержимое регистра 4;Ох) картина пакете. ;.1:.О."Ы - содержимое сч 1 1;: 11Функция ЯР;(х) Определ.т с,нбочн;.й сектор кодОВОго слова , ВлходаВ;числителя 7 код Ошнб.-.чн" . сак.эра,подас,тся на информационн= - ;-.ы 1. дь 1т-.:. гьей групть 1 устройства, -дрс;.а: - 40кета Ошибок внутри сектор. .свае"сяна информационные выходы 5 т стройства. Картина пакета Ошибок Ьх) подается на информационные Выходы 6устройства.Таким образом, обнаружение пакетаОшибок и определение его расположения происходит не более чем за (с)- тактов вместо и тактов, что создает 50положительный эффект. 5 15 ля 1, сбрасываются блок 3 синхрони:зации, регистр 4, счетчик 6, блок 8 формирования типа ошибки. На входы 9 подается информация для управления переключением преобразователяна определенный код.При кодировании информация по входу 10 поступает в преобразователь 1, который осуществляет формирование избыточных разрядов кода путем деления принимаемой информации на полинам Р(х). При этом блок 3 синхронизации 1.:рабгтьвает синхросерию которая с.есг;ечивает сдвиг информации в тече- и:е и тактов. Первые 1 с тактов (1 с число информационных разрядов) ипет прием информационных разрядов В сдвиговый регистр при замкнутой обратной связи. По окончании приема сигнал с ссответствующего разряда счетчика 39, .1 е" Один из цеш 1 фраторов 40-42, зле;4 ., ".;.-три". ер 46 закрыБает элемеп, .":.";И 0,. Обра-.ная связь ызмыкается и получен.е избыточные разряды кода по выходу 17 устройства поступают на запись в накопитель внешней памяти. При декодировании информация от накопителя внешней памяти поступает в преобразователь 1, где снова производится деление на порождающий полином. После того, как будут приняты все и бит, содержимое сдвигоОго регистра (остаток От де.ения) .,Одается через коммутатор 2 на блок 8 ;Ормирования типа ошибки, Если все азряды остатка - нулевь 1 е, на выходе .;.иггера 111 - "0", это Означает, что ошибки не произошло. Если хотя бы :;дин разряд содержит .", триггер ус 1; . В ае тся в, т . е . В принимаемой информации содержится ошибка . Со: ж;.,мо етриггеров 9 6-00 преобр аз ов ателячерез коммутатор 2, образуя первую часть б статк а, подается в ре.гистр 4 . Эта передача обеспечивается по истечении и тактов импульсом с выхода элемента И-ИЛИ 4 3 на регистр 4 .Далее начинается второй этап де: одх ров ания " обнаружение места ошиб- .,1 и получение е е кар . ины . С момента ,;,: учения сигнала Ошибки идет подсчет синхроимпульсов в счетчике 6 . Он продолжается до тех пор , пока не появится следующая ситуация : блок 5 срав нения выработает сигнал совпадения содержимо го первой и четвертой частей содержимого регистра сдвига иэ преобразов атепя 1, а элемент ИЛИ-НЕ э а 59414 6фиксирует нулевое содержимое третьей части сдвигового регистра. Если этот сигнал не будет получен за с-тактов,где с - степень двучлена в полиномеР(х), то на триггере 105 появитсясигнал некорректируемой ошибки по выходу 18 устройства. Сигналы с элемента ИЛИ-НЕ 106 и От блока 5 сравненияустанавливают триггер 110 в . Поэтому сигналу: прекращается подсчетсинхроимпульсов в счетчике 6; содержимое счетчика 6, Определяющее положе.ие пакета ошибки вну-.;.В с ктс ра,передается в вычислитель 7; содержимое второй части сдвигового регистрапреобразователя 1, которое Определяет картину пакета Оиибок 1(х 1, а также содержпмсе регистра 4 . с.:Гналу 20 корректируемой ошибки пода 1 тся навход вычислителя 7, реализующего фунФ о р м у л а н з о б р е 1 ения Устройство для обнаружения ошибок, содержащее преобразователь кодов, первый вход которого является информационным входом устройства, блок сравнения, счетчик, первый вход которого является первым управляющим Входомустройства, первый выход - первым управляющим выходом устройства, вычислитель адреса пакета ошибки, выходы которого являются первыми информаци- онными выходами устройства, о т л и " ч а ю щ е е с я тем, что, с целью повышения быстродействия и расширения области применения устройства за счет возможности обработки различных кодов, в него введены коммутатор, блок синхронизации, блок формирования типа ошибки и регистр, выходы разрядов которого соединены с первыми входамн вы числителя адреса пакета ошибки, первые выходы преобразователя кодов соЕдинены с первыми входами коммутатора, первые выходы которого соединены с первыми входами блока формирования типа ошибки и блока сравнения, выход20 которого соединен с вторым входом блока формирования типа ошибки .первый выход которого соединен с первым входом блока синхронизации, вторыми входами счетчика и вычислителя адре са пакета ошибки и является вторым управляющим выходом устройства, вторые выходы преобразователя кодов соединень 1 с вторыми входами коммутатора и блока синхронизации и с третьими входами счетчика, вторые выходы которого соединены с третьими входами вычислителя адреса пакета ошибки и являются вторыми информационными выходами устройства, первый выход блока синхронизации соединен с первым входом регистра, второй выход блока синхронизации - с вторыми входами блока сравнения и третьим входом блока формирования типа ошибки, третий и четвертый выходы блока синхронизации соединены соответственно с вторым итретьим входами преобразователя кодов,вторые выходы коммутатора соединеныс вторыми входами регистра, с четвертыми входами блока формирования типаошибки и с третьими входами блокасравнения, третьи выходы коммутаторасоединены с пятыми входами блока формирования типа ошибки четвертые вы.:;:оды коммутатора - с шестыми входамиблока форм-.ргания т.;:а ош,-.:бки., с "-: -зертыми входами вычислителя адреса пакета ошибки и являются третьими ин;ормационными выходами устройства,.:етвертый вход преобразователя кодови пятый вход вычислителя адреса паке"та ошибки объединены и являются вхо=дами выбора кода, пятый вход преобразователя кодов является вторым управляющим входом устройства, шестой входпреобразователя кодов и седьмой входблока формирования типа ошибки, третьивходы блока синхронизации и регистра ичетвертый вход счетчика объединеныи являются входом начальной установки устройства, второй выход блокаформирования типа ошибки соединен спятым входом счетчика и является третьим управляющим выходом у трой.:,твтретий выход преобразователя кодов я,ляется четвертым информационным вьг:одом устройства, четвертый зход алоасинхронизации объедин н .арв:.;.дом счетчика, 15594141559414 6 ЙР 4 5 1 йейфу 3 И6 ФФ Заказ 841 Тираж б 62 В;ИИПИ Государственного комитета113035, Москва, ЖВ Подписно изобретени Раушская и открытиям при ГКНТ ССб, д. 4/5