Запоминающее устройство с тестовым самоконтролем

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 09) ( 0 4 С 11 С 29 0 ОПИСАНИЕ ИЗОБРЕТЕ АВТОРСКОМУ СВИДЕТЕЛЬСТВУносится ожет быт к вычислиь испольГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТКРЫТИ(71) Московский энергетический институт(56) Авторское свидетельство СССР Р 1156145, кл. С 11 С 2900, 1984.Авторское свидетельство СССР Р 1104588, кл,. С 11 С 29/00, 1983, (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ТЕСТОВЫМ САМОКОНТРОЛЕМ(57) Изобретение оттельной технике и м зовано для построения оперативныхзапоминающих устройств с повьппеннойдостоверностью функционирования. Цельизобретения - повьппение достоверности контроля, Устройство содержит на"копитель 1, мультиплексоры адреса 2.и данных 3, регистр 6 данных. Повышение достоверности контроля достигается введением группы 4 элементов ИСКЛЮЧАЮТЕЕ ИЛИ, блока 7 формированиясигнатуры, регистра 8 сигнатуры, блока 9 сравнения, триггера, блока управления, служащих для обеспеченияполной тестовой проверки накопителябез разрушения записанной в нем информацки. З,ил., 4 табл.Изобретение относится к вычислительно;:; технике и может быть использовано для построения оперативныхзапоминающих устройств с повышеннойдостоверностью функционирования,Цель изобретения - повышение достоверности контроля.На фиг.1 представлена схема запоминающего устройства с тестовым самоконтролем;на Фиг.2 - схема блока уп, равления; на фиг.3 - схема распределителя импульсов.Устройство (фиг.1) содержит накопитель 1, мультиплексоры данных 2 и 15адреса 3, группу элементов ИСЕЛЮЧАИ 4 ЕЕ ИЛИ 4, блок 5 управления, регистр6 данных, блок 7 Формирования сигнатуры, регистр 8 сигнатуры, блок 9сравнения, триггер 10, входы данных11, адреса 12, записи 13, считывания14, синхронизации 15 и режима 16,выходы данных 17 и ошибки 18, НаФиг.1 также показань: связи 19-27,Блок управления (фиг.2) содержит 25делитель 28 частоты, счетчик 29 адреса, счетчик-модификатор 30, счетчик31 по модулю три, блок 32 постояннойпамяти, мультиплексор 33, распределитель 34 импульсов, элементы и 35,36, 30элемент НЕ 37. На Фиг,2 показаны так.ке связи 38-45,Распределитель импульсов (фиг.3)содержит элементы ИЛИ 46-47, элементыИ 48,49 регистр 50 сдвига, элементНЕ 51, элемент ИЛИ-НЕ 52, элементИЛИ 53, элемент НР 54 у элементыИ НЕ 55 у 56 у элемент ИЛИ 57, КЯ-триггеры 58,59..Блок 5 управления формирует сигнал 40окончания контроля 38.Запоминающее устройство работаетв двух режимах: рабочем режиме и врежиме тестового самоконтроля без разрушения информации. 45Перед началом работы устройстваинверсные выходы триггеров 58,59устанавливаются в единичное состояниеа выходы регистра 50 сдвига с перво.го по восьмой - в состояние 01111111(цепи установки не показаны).В рабочем режиме на входе 16 присутствует логический нульу обеспечи"вающий передачу данных и адреса свходов 11 и 12 устройства, через муль 55типлексоры 2,3 в накопитель 1, а также выработку сигналов выбора кристалла 19 и записи 20 (в цикле записи,распределителем 34 импульсов. В режиме тестового самоконтроля на вход 16 подается логическая единица, разрешая Формирование теста блоком 5 управления и передачу адреса с выходов 21 через мультиплексор 3 и данных с регистра 6 через мультиплексор 2 в накопитель 1,Принцип тестового самоконтроля запоминающего устройства (ЗУ) без разрушения информации основан на подсчете сигнатуры всего ЗУ с последующим наложением тестовых слов на инФормацию, записанную в ЗУ, и ее восстановлением. Алгоритм работы устройства в режиме самоконтроля поясняется табл.1. При переводе входа 16 в состояниелогической единицы разрешается работа делителя 28 частоты, старший разряд которого используется для задания типа обращения к накопителю 1чтение/запись, Таким образом, в режиме самоконтроля по каждому адресупроизвоцится операция чтения и записи. Сигнал чтения (логический ноль)через элемент НЕ 3 мультиплексор33 и элемент ИЛИ 53 (Фиг,2,3) поступает на вход элемента И 48 и разрешает прохождение синхроимпульсов свхода 15 на вход сдвига регистра50 (переключение счетчиков 29-31и сдвиг в регистре 50 осуществляетсяпо переднему Фронту импульсов 15) .Циклический сдвиг информации в ре"гистре 50 (активный уровень выходанулевой) обеспечивает Формированиесигнала выбора кристалла 19, строба24 приема считанных данных в регистреб. В блоке формирования сигнатуры 7осуществляется сложение по модулюдва каждого считанного из накопителяслона с предьдущим состоянием регистра и сдвиг на один разряд.После выполнения операции чтениястарший разряд делителя 28 частотыпереходит в состояние единицы, зада",вая операцию записи, которая блокируется в первом и втором циклах (см,табл.1) на элементе И 36 сигналом свыхода 45 элемента ИЛИ 46, определяющего нулевое состояние двух старшихразрядов 43,44 счетчика-модификатора 30,Таким образом, в первом цикле работы устройства производится чтение по всем адресам ЗУ для формирования сигнатуры в регистре. 6. По переполне10 15 20 25 ции. 3 139 нию счетчика адреса 29 (нулевой сигнал 41) формируется строб 25 приема в регистр сигнатуры 8 и импульс обнуления блока 7 формирования сигнатуры.Во втором цикле работы устройства аналогично подсчитывается сигнатура ЗУ, и по импульсу переполнения 41 формируется строб 26 триггера 10.Время подачи строба 26 выбирается достаточным для приема последнего считанного из ЗУ слова в блок 7 формирования сигнатуры и сравнения полученной сигнатуры с записанной в регистре 8. В случае несравнения блок 9 формирует сигнал логической единицы, и по сигналу 26 триггер 10 устанавливается в единицу, фиксируя ошибку.При правильном формировании эта- лонной сигнатуры осуществляется переход собственно к тестированию ЗУ, заключающемуся в суммировании в циклах 3,5,7 по модулю два информации в ЗУ с тестовыми словами ИТ в соответствии с табл,2 и в восстановлении в циклах 4,6,8 исходной информации в ЗУ путем повторного сложения с тестовыми словами МТ. Примеры тестовых слов МТ приведены в табл,3. 616031 по модулю три, а старшие разрядыадреса - к выходам счетчика - модификатора 30, осуществляющего. подсчетчисла циклов. В табл,4 приведено 5распределение тестовой информации вблоке 32 постоянной памяти,В случае возникновения ошибки на выходе 18 устройства формируется сигнал ошибки, а нулевым сигналом 27 с инверсного выхода триггера 10 блокируется на элементе И 35 поступление синхроимпульсов на делитель 28 частоты и контроль прекращается.В случае исправной работы устройства нулевым сигналом с инверсного выхода старшего разряда счетчика-модификатора 30 блокируется поступление синхроимпульсов через элемент И 35, а единичный сигнал с прямого выхода старшего разряда счетчика 30 поступает на выход 38 окончания контроля устройства,Таким образом, в запоминающем устройстве обеспечивается полная тестовая проверка накопителя без разрушения записанной в накопитель информа30 35 40 45 50 Формирование последовательности тестовых слов в соответствии с табл.2 осуществляется в блоке 32 постоянной памяти, младшие разряды адреса которого подключены к выходам счетчика 55 В качестве примера рассмотрим работу устройства в циклах 3,4. Считанная из накопителя 1 по нулевому адресу информация складывается по модулю два на элементах ИСКЛЮЧАЮЩЕЕ ИЛИ 4 с тестовым словом МТ 1 (см,табл,2) и по стробу 24 записывается в регистр 6 данных, Далее по нулевому адресу производится запись модифицированного слова с регистра 6 через мультиплексор 2 в накопитель 1. Далее производится модификация слова по первому адресу и т.д. По импульсу 41 переполнения происходит формирование сигнала обнуления блока 7,Работа ЗУ в четвертом цикле аналогична с той лишь разницей, что путем повторного сложения по модулю.два на элементах 4 происходит восстановление информации в ЗУ и формирование сигнатуры в блоке 7 сравнение полученной сигнатуры в блоке 9 сравнения и фиксация ошибки в триггере 10 по стробу 26, формируемому в 2,4,6,8 циклах. Формула изобретений Запоминающее устройство с тестовым самоконтролем содержащее накопитель, вход записи которого соединен с одноименнымм выходом блока управления, входы синхронизации, записи и считывания которого являются одноименными входами устройства, мультиплексор адреса и мультиплексор данных, информационные входы первой группы которых являются соответственно адресными и информационными входами устройства, регистр данных, о т л и ч а ю щ е" е с я тем, что, с целью повышения достоверности контроля, в устройство введены группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, блок формирования сигнатуры, регистр сигнатуры, блок сравнения и триггер, причем адресные и информационные входы накопителя подключены соответственно к входам мультиплексора адреса и мультиплексора данных, информационные входы второй группы которых соединены соответственно с адресными выходами блока управления и с выходами регистра данных, информационные входы которого подключенык выходам элементов ИСКЛЮЧЛОЕЕ ИЛИ1396160 Т а блица 1 Эт Содержание ап, Цикл, Выпол11 М няемые операции 1 Чтение Подсчет сигнатуры 2 Чтение Подсчет сигнатуры3 Чтение- Наложение тестамодифи- кация-запись 4 Чтение- Восстановление -моди- информации и фика- подсчет сигнация-за- туры пись 5 То же То же 7 То же То же группы и к информационным входамблока формирования сигнатуры, выходыкоторого подключены к информационнымвходам регистра сигнатуры и к входампервой группы блока сравнения, входь 1второй группы которого соединены свыходами регистра сигнатуры, а выходподключен к информационному входутриггера, прямой вь 1 ход которого явля Оется выходом опвбки устройства,ин"версный выход триггера соединен свходом признака окончания контроляблока управления, выходы групп которого подключены к вторым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, а входзадания режима устройства соединен спервым входом блока формирования сигнатуры, с первым входом триггера,с управляющим входом мультиплексораадреса и мультиплексора данных и свходом признака режима блока управления, первый, второй, третий и четвертый выходы блока управления соединенысоответственно с управляющими входамирегистра данных, блока формированиясигнатуры, регистра сигнатуры и триггера, выход окончания контроля блокауправления является одноименным вьгходом устройства, а выход выборакристалла подключен к одноименномувходу накопителя, выходы которогосоединены с первыми входами элементовИСКЛЮЧАЮЩЕЕ ИЛИ группы и являются информационными выходами устройства.13961 бО Составитель В. Фоки Швьдкая Техред М,Дидык орректор И, Мус едакто Заказ 2497/51 Тираж 590 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж, Рауш