Устройство для измерения амплитуды одиночных импульсных сигналов

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕ СИИ ХРЕСПУБЛИК 09 (И) С 01 К 1 Ю 4 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙОПИСАНИЕ ИЗОБРЕТЕНИЯ ВИЬ ) ф 3 К АВТОРСК 04 У СВИДЕТЕЛЬСТВУ(56) 1. Авторское свидетельство СССРВ 739424,кл, С О 1 К. 19/04, 1977.2. Авторское свидетельство СССРВ 960644, кл. С 01 К 19/04, 1980(54) (57 ) УСТРОЙСТВО;1 ЛЯ ИЗМЕРЕНИЯАМПЛИТУДЫ ОДИНОЧНЫХ ИМПУЛЬСНЫХСИГНАЛОВ, содержащее выходной кодовый регистр, декадный делитель, декаду измерительных компараторов, ис"точник опорного напряжения старшего разряда, два дополнительныхкомпаратора, пиковый детектор, лиНию задержки, четыре ключевых элемента, причем выходы измерительныхкомпараторов подключены к входамвыходного кодового регистра, входбанкового детектора и вход линии задержки присоединены к входу устройства, первые входы измерительныхжомпараторов соединены с соответ"атвующими выходами декадного делителя, их вторые входы соединеныпараллельно, а выход линии задержки соединен с первым входом первогодополнительного коипаратора, о тл и ч а ю щ е е с я тем,. что, сцелью его упрощения и повьвениянадежности, в него дополнительновведены управляемый источникопорного напряжения, кодовый выход которого соединен с входомвыходного кодового регистра, а каналоговому выходу присоединен первый крайний вывод декадного делителя, источники опорного напряжения младших разрядов, блок ключей считывания, коммутатор, тактовый генератор,злемент временной задержки, триггер и распределитель, выходы которого соединены с входами блока ключей считывания выходы которого соединены с кодовыми входами улравлясмого источника опорного напряжения, второй вход первого дополнитсльного компаратора соединен с общей шиной, первый вход второго дополнительного компаратора соединен с входом пикового детектора, а второй вход торого дополнительного компара- Е тора - с его выходом, подключенным к входу первого ключевого элемента, выход которого соединен с выходом второго ключевого элемента и соеди 1 ненными параллельно вторыми входами измерительных компараторов, выход линии задержки подключен к входу второго ключевого элемента, выход первого дополнительного компаратора связан с управляющим входом третьего ключевого элемента, выход которого соединен с выходом устройства, первый управляющий вход четвертого ключевого элемента соединен с выходом второго дополнительного компаратора, вход четвертого ключевого элемента подключен к выходу тактового генератора, а выход соединен с управляющим )фв входом блока ключей считывания и входом элемента временной задержки, выход, которого соединен с входами переключения коммутатора и распределителя, кодовые входв которого связаны с выходами измерительных компараторов, а один из выходов одновременно соединен с вторым управляющимвходом четвертого ключевого элементавходом считывания выходного кодовогорегистра и входом триггера, первыйвыход которого подключен к управляющему входу первого ключевогоэлемента, а второй - к управляющемувходу второго ключевого элемента ивходу третьего ключевого элемента,второй крайний вывод декадного делителя соединен с одноименными полю 112301сами источников опорного напряжения старшего и младших разрядов и первым выходом коммутатора, остальные выходы которого соединены с одноименными полюсами источников опорного напряжения старшего и младших разрядов, первый вход коммутатора подключен к общий шине, а второй его вход соединен с аналоговым выходом управляемого источника опорного напряжения.10 15 20 25 ЗО Э 5 1Изобретение относится к измерительной технике и может быть использовано в электроизмерительных устройствах и системах для определениямаксимального значения кратковременных одиночных и редко повторяющихся импульсных сигналов.Известно устройство для измерениямаксимального значения сигнала,содержащее выходной кодовый регистр,многоразрядный декадный делитель,группу компараторов, первый входкаждого из которых подсоединен к соответствующей ступени младшей декадымногоразрядного декадного делителя,ступени старших декад которого шунтированы группой ключевых элементова выходы подключены к входам выходного кодового регистра 13.Недостаток устройства - увеличение динамической погрешности результата измерения с уменьшением продолжительности измеряемого импульса,обусловленное последовательным вовремени уравновешиванием измеряемой величины,Наиболее близким по техническойсущности к предлагаемому являетсяустройство для измерения амплиту-ды одиночных импульсных сигналов,содержащее выходной кодовый регистр,многоразрядный декадный делитель,декаду измерительных компараторов,первый вход каждого из которых подсоединен к соответствующей ступенимладшей декады многоразрядного де"кадного делителя, ступени старшихдекад которого шунтированы группойключевых элементов, а выходы под-.ключены к входам выходного кодово 2го регистра, источник опорного напряжения, два преобразователя единичного кода в напряжение, пиковый детектор, линию задержки, два дополнительных декадных делителя,дополнительные ключевые элементы, две дЬполнительные группы компараторов, первые входы одной.из которых подключены .к соответствующим ступеням младших декад первого дополнителького декадного делителя,ступени старших декад которого зашунтированы дополнительными ключевыми элементами, а первые входыдругой подключены к соответствующимступеням второго дополнительногодекадного делителя, линия задержки подключена между вторыми входамигруппы компараторов и входом пикового детектора, выход которого подключен к вторым входам каждогокомпаратора дополнительных группкоипараторов, декадный делитель ипервый дополнительный декадныйделитель включены между шинойнулевого потенциала и выходом источника опорного, напряжения, к которомуподключен входом первый преобразователь единичного кода в напряжение,выход которого соединен с входом второго преобразователя единичногокода в напряжение, кодовыми выходами подключенного к выходам частикомпараторов первой дополнительной группы компараторов и управляющимвходом части группь 1 ключевых элемен-,тов, шунтирующих часть ступенейстарших декад многоразрядного декадного делителя, кодовые входы первого преобразователя единичного.3 1 1 12 кода в напряжение подключены к выходам компараторов второй дополнительной группы компараторов и управляющим входом другой части ключевых элементов группы ключевых элементов, шунтирующих другую часть ступеней старших декад многоразрядного декадного делителя, и дополнительной группы ключевых элементов, а выходы преобразователей единичного кода в на О пряжение подключены к входам выходного кодового регистра 2.Недостатками известного устройства являются относительная сложность, так как оно содержит многоразрядные резистивные д"лители напряжения с декадами компараторов в соответствии с числом десятичных разрядов кода измеряемой величины и аналоговые ключи для коммутации ступеней делите-щ лей, и связанная с ней недостаточная надежность. Цель изобретения - упрощение устройства и повышение его надежности.Поставленная цель достигается тем, что в устройство для измерения амплитуды одиночных импульсных сигналов, содержащее выходной кодовый регистр, декадный делитель, декаду из- ЗО мерительных компараторов, источник опорного напряжения етаршего разряда, два дополнительных компаратора, пиковый детектор, линию задержки, четыре ключевых элемента, 35 причем выходы измерительных комнараторов подключены к входам выходного кодового регистра, вход пикового детектора и вход линии задержки присоединены к входу устройства, 40 первые входы измерительных компараторов соединены с соответствующими выходами декадного делителя, их вторые входы соединены параллельно, а выход линии задержки связав с пер 45 вым входом первого дополнительного компаратора, дополнительно введены управляемый источник опорного напряжения, кодовый выход которого связан с входом выходного кодового 50 регистра, а к аналоговому выходу присоединен первый крайний вывод декадного делителя, источники опорного напряжения младших разрядов, блок ключей считывания, коммутатор, 55 тактовый генератор, элемент временной задержки, триггер и распределитель, выходы которого соединены с 301 4входами блока ключей считывания, связанного своими выходами с кодовыми входами управляемого источника опорного напряжения, второй вход первого дополнительного компаратора соединен с общей шиной, входы второго дополнительного компаратора раздельно присоединены к входу и выходу пикового детектора, выход пикового детектора соединен с входом первого ключевого элемента, выход .оторого одновременно связай с выходом второго ключевого элемента и сое" диненными параллельно вторыми входами измерительных компараторов, выход линии задержки присоединен к входу второго ключевого элемента, выход первого дополнитель. його компаратора связан с управляю(щим входом третьего ключевого элемента, выход которого присоединен к выходу устройства, первый управляющий вход четвертого ключевого элемента соединен с выходом второго дополнительного компаратора, вход четвертого ключевого элемента присое динен к выходу тактового генератора, выход одновременно связан с управляющим входом блока ключей считывания и входом элемента временнойзадержки, выход которого присоединен к входам переключения коммутатора и распределителя, кодовые входы которого связаны с выходами измерительных компара 1 оров, а один из выходов одновременно соединен с вторим управляющим входом четвертого ключевого элемента, входом считывания выходного кодового регистра и входом триггера, один выход которого присоединен к управляющему входу первого ключевого элемента, а другой его выход одновременно связан с управляющим входом второго клк левого элемента и входом. третьего ключевого элемента, другойкрайний вывод декадного делителя одновременно связан с одними одноименными полюсами источников опорного напряжения старшего и младших разрядов и первым выходом коммутатора, к другим выходам которого раздельно пьисоединены противополож. ные одноименные полюса указанных ис точниковопорного напряжения, первый вход коммутатора присоединен к общей шине устройства, а второй его входсоединен с аналоговым выходом управляемого источникаопорного направления.На чертеже изображена блок-схемаустройства.Устройство содержит измерительныйвход 1, пиковый детектор 2, линию 3задержки, первый компаратор 4, второй компаратор 5, ключевые злементы - первый 6, второй 7, третий 8и четвертый 9, триггер 10, тактовыйгенератор 1, декаду измерительныхкомпараторов 12, декадный делитель13, источники 14 и 15 опорного на"пряжения от старшего до младшегоразрядов, коммутатор 16, управляемыйисточник 17 опорного напряжения,блок 18 ключей считывания, распрейтелитель 19, элемент 20 временнойзадержки, выходной кодовый регистр 21, выход 22 устройства,К измерительному входу 1 устройства присоединены вход пикового детектора 2 и линии 3 задержки, к выходу которой подключен один из входов компаратора 4, нторой вход которого связан с общей шиной. К входу и выходу пикового детектора 2раздельно присоединены входы компаратора 5 а входы ключевых элементов 6 и 7 соответственно связаны свыходом пикового детектора 2 и выходом линии 3 задержки. Выход комна- ЗОратора 4 соединен с управляющимнходом ключевого элемента 9. Одинвыход триггера 10 присоединен куправляющему входу ключевого элемента 6, а другой одновременно связан с зуправляющим входом ключевого элемента 7 и входом ключевого элемента 8.К входу ключевого элемента 9 присоединен выход тактового генератора 11,а выходы ключевых элементов 6 и 7 40связаны с одними, соединенными парал-.лельно, входами измерительных компараторов 12, другие входы которыхраздельно присоединены к соответствующим выходам декадного делителя 13.1Крайний вывод декадного делителя 12 связан с одними одноименнымиполюсами источников 14 и 15 опорногонапряжения и первым выходом коммута- отора 16, противоположные одноименныевыводы источников 14 и 15 опорного напряжения присоединены, к другим выходам коммутатора 16, один вход которого соединен с общей шиной, а другойприсоединен к аналоговому выходу управляемого источника 17 опорного напряжения, связанному с входом декадного делителя 13 напряжения. Кодо" вые входы управляемого источника 17 опорного напряжения через блок 18 ключей считывания связаны с соот" ветствующими выходами распределителя 19, выход ключевого элемента 9 соединен с управляющим входом блока 18 ключей считывания и одновременно через элемент 20 нременной задержки связан с входами переключения коммутатора 16 и распределителя 19. Выходы измерительных компараторов 12 одновременно связаны с кодовыми входами распределителя 19 и выходным кодовым регистром 21, который также соединен с кодовыми выходамн управляемого источника 17 опорного напря-/ жения. Один из эыходов распределителя 19 одновременно связан с другим управляющим входом ключевого элемента 9, входом считывания выходного кодового регистра 21 и входом триггера 10.Выход ключевого элемента 8 связан с выходом 22 устройства, предназ" наченным для индикации окончания про" цесса измерения,Устройство работает следующим образом.В исходном состоянии выходное напряжение управляемого источника 17 опорного напряжения (источник 17 может быть, например, выполнен в виде декадного преобразователя единичного кода в напряжение) равно максимальному значению, пропорциональному 10 , где ч - число деся" тичных разрядов выходного кода,При этом выходы измерительных компараторов 12 распределителем 19 присоединены к кодовым входам старшего разряда управляемого источника 17 опорного. напряжения через блок 18 закрытых в исходном состоянии ключей считывания. Противоположный от управляемого источника 17 опорного напряжения вывод декадного делителя 13 коммутатором 16 подсоединен к общей шине устройства, ключевой элемент 6 открыт, а ключевые элементы 7-9 закрыты. В исходное состояНие устройство переключается по внешнему сигналу (соответствующие цепи н показаны).Амплитуда входного импульсного сигнала который подают на измерительный вход 1, вначале измеряется пиковым детектором 2, погрешность которого находится в пределах мпадшего разряда кода. Выходное напряжение пикового детектора 2, расширенное на уровне максимума входного импульсного сигнала, сравни вается с помощью компаратора 5 непосредственно с входным импульсным сигналом. Благодаря некоторой задержке формирования расширенного напряжения на выходе пикового детектора 2 компаратор 5 фиксирует превышение выходным напряжением детектора 2 текущего значения напряжения входного импульсного сигнала при уменьшении последнего. Сформированный 5 нри этом на выходе компаратора 5 единичный сигнал деблокирует ключевой элемент 9, после чего начинается кодирование амплитуды измеряемого импульсного сигнала подекадным, 20 сравнением.Выходное напряжение пикового детектора 2 в первом такте кодирования сравнивается в измерительных компараторах 12 с опорными уровнями квантования, образованными делителем 13, шаг которых пропорционален единице старшего разряда, кода т.е. 10" " При этом число сработавших компараторов 12 (напряжение на измерительном 30 входе которых превышает напряжение соответствующих уровней квантования на опорном входе) равно К 1 - значению старшего разряда кода измеряемой величины (К=0,19). Первыми же после деблокирования ключевого элемента 9 тактовым сигналом тактового генератора 11 онрашиваются ключи считывания блока 18 .ключеи считывания и в соответствии10 с числом нулевых сигналов несработавших измерительных компараторов 12 отключается соответствующее число ступеней напряжений старшего разряда управляемого источника 17 опорного45 напряжения. Подобное отключение ступеней старшего разряда в источнике 17 достигается, например, включением на соответствующих кодовых входах этого источника элементов НЕ. Таким образом, в первом такте кодирования после получения кода К 1 старшего разряда напряжение управляемого источника 17 опорного напряжения устанавливается эквивалентным значению старшего разряда кода К 1 10С задержкой в элементе 20 временной задержки, необходимой для формирования кода К 1 и установления со" ответствующего напряжения управляемого источника 17 опорного напряжения, тактовый сигнал переключает распределитель 19 и коммутатор 16 из первого, исходного, во второе положение. При этом выходы измерительных компараторов 12 присоединяются через соответствующие ключи блока 18 ключей считывания к цепям кодовых входов второго старшего разряда управляемого источника 17 опорного напряжения, а присоединенный к общей шине вывод декадного делителя 13 отключается от этой шины и к декадному делителю 13 подключается параллельно источник 14 опорного напряжения. Напряжение источника 14 опорного напряжения равно единице старшего разряда кода, т.е. 10" ", Это напряжение суммируется с установленным напряжением управляемого источника 17 опорного напряжения и поэтому до появления второго тактового сигнала на ступенях декадного делителя 13 устанавливаются уровни напряжения с шагом, пропор. циональным 10 , Каждый из этихИ уровней по абсолютной величине оказывается эквивалентным К 1 10" +ю р,10 где р = 1,29 - номер ступени цекадного делителя 13.С появлением второго и последующего тактовых сигналов такты кодирования и формирования кодов последующих разрядов повторяются аналогично описанному. После формирования кода предпоследнего младшего разряда и переключения распределителя 19 сигналом, формируемым на его выходе, блокируется ключевой элемент 9, что исключает дальнейшую передачу тактовых сигналов от тактового генератора 11 и переключается триггер 10, что приводит к блокированию ключевого элемента 6 и деблокированию ключевых элементов 7 и 8, Таким образом, после получения кода предпоследнего младшего разряда на ступенях декадного делителя 13 устанавливаются уровни напряжения с шагом, пропорциональным единице младшего разряда кода, выходное напряжение управляемого источника 17 опорного напряжения оказывается равным измеряемой величине входного импульсного сигнала с точностью до единицы предпоследнего младшего разряда кода, а к вхо9 11 дам измерительных компараторов 12 вместо пикового детектора 2 окаэы" вается подключенной линия 3 задержкивВеличину временной задержки ли- нии 3 задержки выбирают в соответствии с временем получения кода"1 старших разрядов, т.е; равной сумме периодов соответствующего числа тактов.В последнем такте кодирования уровня напряжения декадного делителя 13 с помощью измерительных компараторов 1.2 сравниваются непосредственно с измеряемым импульсным сигналом, задержанным в линии 3 задержки на указанное выше время, По мере нарастания измеряемого импульсного сигнала комнараторы 12 последователь" ио срабатывают, их сигналы запоминаются выходным кодовым регистром 21, В этот регистр, подготовленный для записи в предпоследнем такте кодирования соответствующим выходным сигналом распределителя 19, переписываются из регистра управляемого источника 17 опорного напряжения также и коды старших разрядов. После перехода измеряемого импульсного сигнала через максимум в регистре 21 оказывается записанным код, эквивалентный амплитуде этого сигнала. Уменьшение величины 12301 0фщимпульсного сигнала, например донулевого уровня, фиксируется ком-.паратором 4, выходной сигнал которого через деблокированный в пред 5 последнем такте кодирования ключевойэлемент 8 передается на выход 22устройства в качестве сигнала окончания процесса измерения. По этому, сигналу код может быть считан из регистра 21 для дальнейшей обработки,после чего устройство можно пере-.ключить в исходное состояние с одновременным сбросом регистра,Использование одной шкалы кван15 тов с изменяющейся "ценой" деления.и упрощение принципа формированияшагов квантования позволяют использовать лишь один декадный делительвместо нескольких многоразрядных,20 ступени которых коммутировались аналоговыми ключами, и резко снизитьчисло активных элементов. В своюочередь упрощениепредлагаемого устройства позвонит снизить показательинтенсивности. отказов и соответственно повысить надежность устройства.Использование простого декадногоделителя и исключение аналоговых ключей в предлагаемом устройстве сни 30 мает систематические погрешностии погрешности, вносимые нелинейностью аналоговых ключей нри использовании мйогоразрядных делителей на,1 ряжения