Усилитель с защитой от перегрузки

(57) Сущндержит т Водимост ойство соо типа про- пороговые зом. ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР У СВИДЕТЕЛЬСТВ(56) Патент ЧССР М 132479. кл. 21 а 18/01,1969.Авторское свидетельство СССРМ 593281, кл. Н 02 Н 7/20, 1978,ИТЕЛЬ С ЗАЩИТОЙ ОТ ПЕРЕ ость изобретения; уст ранзисторы 1, 2 разно и, резисторы 3, 4, 5 Изобретение относится к радиотехнике и может быть использовано в выходных усилителяи, а также в усилителях мощности для обеспечения работоспособности схемы от воздействия перегрузки,Целью изобретения является повышение надежности путем увеличения быстродействия запирания транзистора выходного каскада при воздействии перегрузки.На чертеже представлена функциональная схема предлагаемого усилителя с защитой от перегрузки.Усилитель содержит входной и выходной каскады. выполненные соответственно на.транэисторах 1 и 2 разного типа проводимости, включенных по схеме с общим эмиттером, резис Гор 3. одним концом подключенный к коллектору транзистора 1, а второй - к базе 1 ранэистора 2, резистор 4, одним концом подключенный к коллектору.,Ж 176059 элементы. В случае перегрузки транзистор 6 открывается и одновременно отпирает транзистор 7, переводя его в режим насыщения. Коллектор-эмиттер насыщенного транзистора 7 оказывается включенным между эмиттером - базой транзистора 2 и последний запирается даже при работе транзистора 1 в активном режиме. В случае короткого замыкания происходит аналогично запирание транзистора 2, но при этом одновременно запирается транзистор 1, так как схема усилителя выполняется на таком транзисторе 1, у которого падение напряжения на переходе база-эмиттер больше, чем у транзистора 6, что удерживает его в закрытом состоянии при поступлении управляющего сигнала. 1 ил,транзистора 2, а другим - к змиттеру транзистора 1, резистор 5, шунтирующий промежуток коллектор - эмиттер транзистора 2, первый и второй треивыводные пороговые элементы 6 и 7 в виде транзисторов различного типа проводимости, причем первый пороговый элемент 6 в виде транзистора того типа проводимости. что и транзистор 1, первый вывод (база) которого подключена к базе транзистора 1, второй вывод (эмиттер) - к коллектору транзистора 2, а третий вывод (коллектор с резистором) - к первому вь воду (базе) второго порогового элемента 7 в виде транзистора типа проводимкти, соответствующего транзистору 2, вто ой вывод (эмиттер) которого подключен к . мнттеру транзистора 2, а третий вывод (к,ллдктор) к базе транзистора 2.Устройство работает слелун иь. обраПри отсутствии управляющего сигнала на входе усилителя транзисторы 1, 2, 6 и 7 закрыты, так как потенциал, образующийся на выходе делителя напряжения на резисторах 4 и 5 является закрывающим для транзистора 6 и соответственно для транзистора 7, При подаче положительногоуправляющего сигнала на вход усилителя транзисторы 1 и 2 открываются и на резисторе 4 появляется импульс напряжения, который является также запрещающим для транзистора 6.Таким образом, при отсутствии перегрузки или короткого замыкания в нагрузке транзистор 6 и соответственно транзистор 7 все время закрыты и не оказывают влияния на работу усилителя.В случае перегрузки транзистор 6 открывается и одновременно отпирает транзистор 7, переводя его в режим насыщения, Коллектор-эмиттер насыщенного транзистора 7 оказывается включенным между эмиттером - базой транзистора 2 и последний запирается даже при работе транзисто- ра 1 в активном режиме,В случае короткого замыкания происходит аналогично запирание транзистора 2, но при этом одновременно запирается транзистор 1, так как схема усилителя выполняется на таком транзисторе 1, у которого падение напряжения на переходе база - эмиттер больше чем у транзистора 6, что удерживает его в закрытом состоянии при поступлении управляющего сигнала Формула изобретения Усилитель с защитой от перегрузки, содержащий входной и выходной каскады, выполненные на двух транзисторах разного 5 типа проводимости, включенных по схеме собщим змиттером, причем между силовыми выводами транзистора выходного каскада включен первый резистор, между коллектором транзистора выходного каскада и эмит тером транзистора входного каскадавключен второй резистор, а между коллектором транзистора входного каскада и базой транзистора выходного каскада включен третий резистор, первый порого вый элемент, сигнальный вход которогоподключен к коллекторутранзистора выходного каскада, а опорный - к базе транзистора входного каскада, о т л и ч а ю щ и й с я тем, что, с целью повышения надежности 20 путем увеличения быстродействия запирания транзистора выходного каскада при воздействии перегрузки, в него введен второй пороговый элемент, причем выход первого порогового элемента подключен к 25 сигнальному входу второго порогового элемента, опорный вход и выход которого соответственно соединены с эмиттером и базой транзистора выходного каскада, при этом падение напряжения между сигнальным и 30 опорным входами первого порогового элемента меньше, чем падение напряжения на переходе база - эмиттер транзистора входного каскада.