Устройство для умножения

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик п 11960805(22) Заявлено 16.05.80 (21) 2957443/18-24 Р 11 М К,1 з с присоединением заявки Мо С 06 Г 7/52 Государственный комитет СССР по делам изобретений и открытий(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении цифровых вычислительных машин.Известно десятичное арифметическое устройство, осуществляющее операцию умножения чисел и содержащее блоки, каждый из которых включает первый и второй регистры, соединенные с узлом формирования частичного произведения, триггеры, выходы которых соединенысо входами первого элемента И, узлы формирования управляющих сигналов, второй элемент И и дополнительные триггеры11.Недостатком этого уатройства является большое количество аппаратурных,затрат.Наиболее близким к изобретению является устройство для умножения, содержащее матрицу умножения, матрицу сложения, блок микропрограммного управления, элементы И и ИЛИ.В этом устройстве последовательного действия принята такая методика выполнения операции умножения, прикоторой производится получение и запоминание частичных произведений цифр всех разрядов множимого на цифры одного разряда мНожителя с последующим суммированием (при наличии соответствующих сдвигов) частичных произведений. Процесс получения каждого частичного произведениясостоит из двух микроопераций, Перваямикрооперация заключается в получении поразрядных произведений цифрвсех разрядов множимого на цифрыодного разряда множителя по "ной 10"и запоминании переносов из разрядав разряд. Вторая микрооперация заключается в получении непосредственночастичного произведения и состоитв суммировании поразрядных произведений, полученных в результате первой микрооперации, с соответствующими значениями переносов из разрядапри. наличии соответствующих сдвигов2Недостатком этого устройства является необходимость вычисления и хранения частичных произведений с последующим их суммированием, что снижает быстродействие устройства.Цель изобретения - повышение быстродействия устройства.Поставленная цель достигаетсятем, что устройство для умножения,содержащее блок одноразрядного умноЗ 0 жения, первый сумматор, первый ре 960805гистр и блок управления, причем нходы первого и второго операндов устройства соединены с входами блока одноразрядного умножения, первый выход которого соединен с первым информационным входом сумматора, со держит второй, третий и четвертый сумматоры, второй и третий регистры, коммутаторы, причем второй выход блока одноразрядного умножения соединен с информационным входом первого ком мутатора, выход которого соединен с входом первого регистра, выход которого соединен с вторым информационным входом первого сумматора, первый и второй выходы которого соединены с первыми входами второго итретьего сумматоров соответственно,первый выход второго сумматора соединен с входом второго регистра и информационным входом второго коммутатора, второй вход второго сумматораи выход третьего сумматора соединеныс входами четвертого сумматора, выход которого подключен к входутретьего регистра, выходы нторого итретьего регистров подключены к информационным нходам третьего коммутатора, выход которого соединен свторым входом второго сумматора,выход третьего регистра соединен с информационным входом четвертогокоммутатора, выход которого соединенс вторым входом третьего сумматора,выход второго коммутатора соединен с выходом устройства, управляющий вход первого сумматора соединен спервым выходом блока управления,второй выход которого соединен супранляющим входом первого коммутатора, третий выход блока управлениясоединен с управляющим входом второго коммутатора, четвертый выход блока управления соединен с управляющими входами третьего и четвертогокоммутаторов.При этом блок управления содержит 45генератор импульсон, первый счетчик, первый дешифратор, триггер, второйсчетчик. второй дешифратор, причемвыход генератора импульсов соединенсо счетным входом первого счетчика, выходы разрядов которого соединеныс входами первого дешифратора, первый Ьыход которого соединен с единичным,входом триггера второй выходпервого дешифратора соединен с нулевым входом триггера, а третий выходпервого дешифратора соединен со счетным входом второго счетчика, выходыразрядов которого соединены с входами второго дешифратора, выходы которого соединены с четвертым и треть-им выходами блока управления, инверсный выход триггера соединен с первым выходом блока, прямой выход триггера соединен с вторым выходом .блока. 65 На фиг, 1 изображена схема устройства; на фиг, 2 - схема блока управления,Устройство содержит блок 1 одноразрядного умножения, сумматор 2,коммутатор 3, регистр 4, сумматоры5 и б, регистр 7, коммутатор 8, сумматор 9, регистр 10, коммутаторы11 и 12, блок 13 упранления.Входы 14 и 15 первого и второгооперандов соединены с входами блока1 первый выход 16 которого соединенс первым информационным входом сумматора 2, второй выход 17 блока 1 соединен с информационным входом коммутатора 3, управляющий вход которогоподключен к выходу 18 блока 13. Выход19 регистра 4 подключен к второмуинформационному входу сумматора 2,управляющий нход которого соединенс выходом 20 блока 13. Выходы 21 и22 сумматора 2 соединены с первымивходами соответственно сумматоров 5и б. Первый выход 23 сумматора 5соединен с входом регистра 7 и информационным входом коммутатора 8,управляющий вход которого соединенс выходом 24 блока 13. Второй выход25 сумматора 5 соединен с входомсумматора 9, другой вход которого,подключен к выходу 26 сумматора б.Выход 27 регистра 10 подключен к информационному входу коммутатора 12и первому информационному входу коммутатора 11, второй информационныйвход которого подключен к выходу 28регистра 7, Управляющие входы коммутаторов 11 и 12 соединены с выходом29 блока 13. Выход 30 коммутатора 11соединен с вторым входом сумматора5, выход 31 коммутатора 12 - с вторым входом сумматора б. Выход 32коммутатора 8 является ныходом устройства. Выход коммутатора 3 соединен с входом регистра 4,Блок 13 управления содержит генератор 33, счетчик 34, дешифратор35, триггер 36, счетчик 37, дешифратор 38. Выход 39 генератора 33 соединен с входом счетчика 34, выходы40 разрядов которого подключены квходам дешифратора 35, выходы 41-43которого соединены соответственнос единичным и нулевым входами тригге.ра 36 и входом счетчика 37, выходы44 разрядов которого подключены квходам дешифратора 38. Прямой и инверсный выходы триггера 36 соединены с выходами 18 и 20 соответственно блока 13. Выходы дешифратора 38соединены с ныходами 24 и 29 блока 13.Рассмотрим работу устройства напримере умножения десятичных чисел,Операция умножения поясняетсятаблицей для двух п-разрядных чисел,которая состоит из трех частей:часть- сомножители, часть 11960805 хн х 1 хг х 4 Уе П(х,Ъ) п д) У) п СхгУ) йх,ъ)Ф Г 1 К;,МР,Ф.;,"1 8",.",1 Н пьУ,)п,д,1(х, д,1) (Оч.,;1,11 (ь;.ч 1 ) ХУг Х.УгХ-УгХ 3 охлз,)1 ЙьА)1 пь,.,1,)1 пж.А)1 (ЯРФ 11 ХУ, Накопленная сумма элементов столбца существует в виде двух разрядов,один из которых - результат по щой Р,а другой - перенос. Перенос от суммы по предыдущему столбцу принимается как начальное значение накопленной суммы для текущего столбца.Для выполнения операции умножения цифры множимого, начиная с младшего разряда, подаются по входу 14на первый вход блока 1 одноразрядного умножения. На второй вход блока1 одноразрядного умножения по входу15 подаются цифры множителя, начиная со старшего разряда.Начиная процедуру умножения состарших разрядов множителя, можнопостроить алгоритм таким образом,что отпадает необходимость вычисления младших разрядов произведения(после запятой), выходящих за пределы заданной разрядности. Этот принцип положен в основу предлагаемогоустройства, В первом полутакте рассматриваемого цикла вычисляется перенос от произведения предыдущегоразряда множимого на текущий разрядмножителя, который поступает нарегистр 4 задержки переноса от произ.ведения через коммутатор 3, науправляющий вход которого поступаетуправляющий сигнал "Полутакт" с выхода 18 блока 13 управления,На регистре 4 задержки переносот произведения запоминается до следующего полутакта, Во втором полутакте вычисленное частное произведениетекущего разряда множимого на текущий разряд множителя с одной группывыходов блока 1 одноразрядного умножения по выходу 16 подается на первый информационный сумматор 2, науправляющий вход которого поступаетсигнал "Полутакт" с выхода 20 блока промежуточные произведения множимого на один разряд множителя, начиная Содержимое квадратных скобокпредставляет собой отдельные разряды произведений. Каждый разряд произ ведений 11 части таблицы условно представлен, как частная сумма по щоб 10 произведения по щой 10 текущего разряда множимого на текущий разряд множителя и переноса от произведения ЗО предыдущего Разряда множимого на текуций разряд множителя. Каждый разряд произведения в третьей части представляет собой результат сложения по щос 110 суммы Рк по щод 10 всех 35 элементов одного столбца и переноса П (Р -1) из предыдуцего разряда произведения, Этот перенос появляется в результате сложения частных сумм и переносов, образующихся в каждой 4 р частной сумме.В устройстве для умножения принятая следующая методика выполнения операции умножения.Процесс. умножения подразделяется 45 на циклы, в каждом из которых вычисляется один разряд произведения, ,начиная с младшего, путем последовательного накопления суммы элементов, в одном столбце приведенной таблицы; Цикл получения одного разряда произведения состоит из ряда тактов, каждый из которых состоит из двух полутактов. В первом полутакте вычисляется и запоминается перенос от произведения предыдуцего разряда55 множимого на текущий разряд множителя, а зо втором полутакте вычисляется результат умножения по щос 1 Р (Р основание системы счисления) текущего разряда множимого на текущий раз ряд множителя с одновременным суммированием этого результата с получением в первом полутакте переноса и накопленной к этому моменту суммы элементов этого столбца. 65 со старшего разряда, часть 111окончательное произведение, 96080513 управления, а на второй информационный вход сумматора 2 в этом же полутакте с выхода регистра 4 задержки подается перенос от произведения, вычисленный в первом полутакте.С одного выхода 21 сумматора 2 результат по вой Р подается на первый вход сумматора 5, на второй вход которого во всех тактах, кроме первого, подается результат по вой Р последовательно накопленной суммы от предыдущих вычислений с регистра 7 задержки через коммутатор 11, при наличии на его управляющем входе сигнала такта умножения, поступающего с выхода 29 блока 13 управленияВ первом такте каждого цикла на тот же вход сумматора 5 подается перенос от суммирования частных элементов предыдущего столбца, накопленный в регистре 10 задержки, через коммутатор 11,Результат сложения по вой Р с выхода 23 сумматора 5 (являющийся новым значением накопленной суммы) подается на вход регистра 7 задержки суммы, а в конце каждого цикла через коммутатор 8, на управляющий вход которого поступает сигнал цикла с выхода 24 блока 13 управления, выдается сигнал иэ устройства для умножения в качестве разряда произведения.Сигнал переноса от сложения в пределах каждого такта с выхода 22 сумматора 2 подается на первый вход сумматора б, на второй вход которого подается накопленный перенос как результат суммы переносов от вычислений в предыдущих тактах с регистра 10 задержки через коммутатор 12, на управляющий вход которого подается управляющий сигнал такта умножения (кроме первого) с выхода 29 блока 13 управления.Сигнал переноса, являющийся новым значением переноса накопленной суммы с выхода 25 сумматора 5 подается на первый вход сумматора 9, на второй вход которого подается перенос, являющийся результатом сложения переносов на сумматоре б. Результат сложения переносов с выхода сумматора 9 (являющийся текущим накопленным перейосом) подается на вход регистра Ж задержки. 51015 20 25 30 Формула изобретения 35 ния, первый сумматор, первый регистри блок управления, причем входы первого и второго операндов устройства 40 соединены с входами блока одноразрядного умножения, первый выход которого соединен с первым информационнымвходом сумматора, о т л и ч а ю щ ее с я тем, что, с целью повышения 45 быстродействия, устройство содержитвторой, третий и четвертый сумматоры, второй и третий регистры, коммутаторы, причем второй выход блокаодноразрядного умножения соединенс информационным входом первого коммутатора, выход которого соединен свходом первого регистра, выход которого соединен с вторым информационным входом первого сумматора, первыйи второй выходы которого соединеныс первыми входами второго и третьегосумматоров соответственно, первыйвыход второго сумматора соединен свходом второго регистра и информационным входом второго коммутатора, ф второй выход второго сумматора ивыход третьего сумматора соединеныс входами четвертого сумматора, вход кОторого подключен к вхоцу третьего регистра, выходы второго и 65 третьего регистров подключены к инБлок 13 управления работает следующим образом,Сигнал с выхода генератора 33 импульсов поступает на счетный входпервого счетчика 34. Сигналов с выходапервого счетчика 34, являющиесявыходными, разрядами счетчика, поступают на входы первого дешифратора 35,Сигнал с первого выхода 41 первогодешифратора 35 поступает на единичный вход триггера 36, устанавливающий триггер 36 в единичное состояние,являющееся выходным сигналом "Полутакт", Сигнал с второго выхода первого дешифратора 35 поступает на нулевой вход триггера 36, устанавливающий триггер 36 в нулевое состояние,являющееся выходным сигналом "Полутакт", Сигнал с третьего выхода 43первого дешифратора 35 поступает насчетный вход второго счетчика 37,Сигналы с выхода второго счетчика27, являющиеся выходными разрядамисчетчика, поступают на входы второго дешифратора, Сигнал с одного извыходов второго дешифратора 38 является сигналом "Такт" умножения, а сигнал с второго выхода того же второго дешифратора 38 - сигналом"Цикл".Данное устройство за счет того,что в него введены три сумматора,два регистра, четыре коммутатора иобеспечены соединения между ними,позволяет получить такой порядоквычислений, при котором за один циклвычисляется разряд произведения,минуя стадию вычисления и хранениячастичных произведений с последующимих суммированием, что повышает быстродействие предлагаемого устройствапо сравнению с известным,1. Устройство для умножения, содержащее блок одноразрядного умножеформационным входам третьего коммутатора, выход которого соединен с вторым входом второго сумматора, выход третьего регистра соецинен с информациончым входом четвертого коммутатора, выход которого соединен с вторым входом третьего сумматора, выход второго коммутатора соединен с выходом устройства, управляющий вход первого сумматора соединен с первым выходом блока управления, второй вы ход которого соединен с управляющим входом первого коммутатора, третий выход блока управления соединен с управляющим входом второго коммутатора, четвертый выход блока управления 15 соединен с управляющими входамитретьего и четвертого коммутаторов,2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок управления содержит генератор импульсов, 2 п первый счетчик, первый дешифратор, триггер, второй счетчик, второй дешифратор, причем выход генератора импульсов соединен со счетным входомпервого счетчика, выходы разрядов которого соединены с входами первогодешифратора, первый выход которогосоединен с единичными входами триггеравторой выход первого дешифратора соединен с нулевым входом триггера,третий выход первого дешифоатора соединен со счетным входом второгосчетчика, выходы разрядов которогосоединены с входами второго дешифратора, выходы которого соединены счетвертым и третьим выходами блокауправления, инверсный выход триггерасоединен с первым выходом блока,прямой выход триггера соединен свторым выходом блока.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 560059, кл. С 06 " 7/38, 1976.2. Авторское свидетельство СССР9229037, кл, Г 06 1 7/38, 1967 (прототип .960805 283/59 Тираж 731. ПоВНИИПИ Государственного комитета СССРпо делам изобретений и открытий13035, Москва, Ж, Раушская наб., д каз сн 4/5 илиал ППП "Патент", г. Ужгород оектная, 4 Составитель В,Березкинедактор А.Шишкина Техред М.Тепер Корректор В,Бутяга