Устройство для вычисления многочленов

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик рп 960806 ф(22) Заявлено 06.02.80 (21) 2879935/18-24с присоединением заявки Мо(23) ПриоритетОпубликовано 210982. Бюллетень Мо 35 51 М Кп з С Об Е 7/544 Государственный комитет СССР по делам изобретений и открытий(088. 8) Дата опубликования описания 23.0982(71) Заявитель Киевский орим. 50-лети на Ленина полите Великой Октябрьсреволюции ческ соц,54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ МНОГОЧЛЕНОВ идаа ократного му устройстения и сложе стройство такж стродействием, числено по фор+сдв) 2 3 Изобретение относится к цифровойвычислительной технике и может бытьприменено, например,. в специализированных вычислительных устройствахдля вычисления многочленов,Известно устройство, предназначенное для вычисления многочленов,представляющее собой универсальнуюцифровую вычислительную машину. Вычисление многочленов осуществляетсяв иих путем выполнения соответству.зщей программы 1 1,Однако для программного способавычисления многочленов в ЦВМ требуются многократное умножение и сложение операндов, многократное обращен." к запоминающему устройству,до .олнительные затраты времени намсдификацию команд. Кроме того, возникают трудности при получении результата повышенной точности, чтообуславливает низкое быстродействиетаких устройств,Наиболее близким по техническоисущности к изобретению является устройство, содержащее последовательносоединенные умножители, связанныес тактирующей шиной устройства.Это устройство обладает более высоким быстродействием, так как при эак, ЮХЛоэлов,Е.М.Шванецт"Д ч.,ий институтиалистическо 1 т .,. ,вычислении многочлена вздесь не требуется многобращения к запоминающеву, многократного умножния операндов2 .Однако известное уобладает невысоким быкоторое может быть вымуле Т = 1 п(т.где 1 - разрядностьи а; и - степень многочлена; С,х - время суммирования; исав - время сдвига. Кроме того, в известном устройстве процесс вычислений может быть начат только тогда, когда имеются в наличии все разряды операнда , что не позволяет совмещать во времени процессы вычисления и поразрядного ввода аргумента и обуславливает дополнительные затраты времени, если Х может поступать в устройство только последовательным кодом например, когда имеются ограничения на число внешних выводов при выполнении устройства в виде большой интегральной схемы, когда имеются ограничения на пропускную способность канала связи, когда операнд Х формируется на ана 960806лого-циФровом преобразователе поразрядного уравновешивания и т,п,).Целью изобретения является увеличение быстродействия.Поставленная цель достигается тем, что в устройство, содержащее и умножителей (и - степень много- члена), сумматор и и регистров коэффициентон, дополнительно введены сумматор остатка, регистр остатка, регистр константы, регистр цифры, 10 коммутатор, регистр коэффициентов и М = 1 оди 3 вычислительных блоков, причем 1-й вычислительный блок (11, 2, , Х), кроме И-го блока, содержит 2" умножителей, 2 . квадраторов, элемент задержки, 2 регистров коэффициентов и 2"-" коммутаторов, причем ичформационный вход устройства соединен с управляющим входом коммутатора и входами элемен О та задержки и квадратора первого вычислительного блока, выход 1-го умно- жителя (3 = 1, 2 2-) 1-го вычислительного блока соединен с входами (23 в 1)-го и 23-го умножителей 25 и 23 -го квадратора (1+1) -го вычислительного блока, выход Е-го квадратора (1 с = 1, 2, , 2 ) 1-го вычислительного блока соединен с входами (21+1) -го и 2 Е-го умножителей и 21-го квадратора (1+1)-го вычислительного блока, выход 2" -го кнадратора 1-.го вычислительного блока соединен с входом элемента задержки, входом 1-го квадратора и 2 -го умножителя (1+1)-го вычислительного блока, выход элемента задержки 1-го вычислительного блока соединен с входом первого умножителя (1+1)-го вычислительного блока, выходы нсех квадраторон и умножителей подключены к управляющим входам соответствующих коммутаторов, входы которых соединены с выходами соответствующих регистров коэффициентов, выходы всех коммутаторон, регистра цифры и регистра остатка соединены с соответствующими входали сумматора остатка, выход остатка которого соединен с инФормационным входом регистра остатка, управляющий нход которого соеди нен с тактовым входом устройства и тактовыми входами всех умножителей, квадраторов и тактовым нходом регистр цифры, информационный вход которого соединен с выходом сумматора, 55 первый и второй входы которого соединены соответстненно с выходами приращения сумматора остатка и регистра константы, выход регистра цифры является выходом устройства. 6 СНа чертеже изображено предлагаемое устройстно.Устройство содержит вход 1, квадраторы 2, элементы 3 задержки, умно- жители 4, коммутаторы 5, регистры б коэффициентов, сумматор 7 остатка,регистр 8 остатка, сумматор 9, регистр 10 константы, регистр 11 цифры, выход 12 и тактоный вход 13.В качестне умножителей 4 и кнадраторов 2 могут быть использованылюбые арифметические устройства,позволяющие совмещать во временипроцессы поразрядного ввода операндон и поразрядной выдачи результата.Устройство работает следующим образом,В исходном состоянии н регистре8 остатка, в последних регистрах 6коэффициентов вычислительных блокови квадраторе 2 первого вычислительного блока записаны соответственнокоэффициенты р а, р а и р .а, .-гБ регистре б коэффициента при )-омумножителе 1-го блока записан коэффициент р" а 3 + 2 - 1, а в регистре б коэффициента при 1-ом квадраторе 1-го блока записан коэффициент ра 3 + 2 " (1 = 2, 3, 43 = 1, 2, 32" ), где р - основание системы счисления, цифры которой принимают значения из множес:. -на: й й + 1; й, + 2,,ЯЗ - задержка появления очереднойциФры х (и=1,и операнда Х на кнадраторе 2, умножителе 4 и элементе3 задержки, а т определяются из условияГзГ 1 Гоо Х Ю,;ЦЧ"15;,Задержка 5 зависит от вида операции и используемой сис.емы счисления,Например, для операций умноженияи возведения в квадрат при :.спользовании р-ичной системы счисленияцифрами, принимающими значения змножества"ГоГ И-(р)1 я -1где1 - Функция округления до ближайшего большего целого (х= г,1 икъхК = О, 1, 2).Аналогично через г обозчачена выраженная в количестве циклон зац держка формирования разрядов 10 Х 1относительно поступления на вход устройства цифр Х с тем же весом. Б регистре константь записан входкод величиныР,р 1.В каждом и-ом цикле вычисления (в = 1, и) на вход 1 поступает циФра х операнда Х, имеющая вес р -, которая управляет выдачей на сумматор 7 кода х, а наприер для двоичной системы с и .Фрами 11,0,11, с регистра 6 .;сзфициентонна сумматор 7 остатка выдается дополнительный код а при= 1, прямой код а при х = 1, код а не выдается при х = О, Аналогичным обф я.разом цифра операнда Х , имеющая вес р ф и Формирующаяся на выходе квадратора 2 первого вычислительного блока, управляет выдачей кода, величины а., а цифры операндов Х Ча-и Хф"," имеющий вес рф"фи Формирующиеся на выходах 3-го умножителя и 3-го квадратора 1-го вычислительного блока управляют, соответственно, выдачей кодов величин а 3 ++ 2" - 1 и .а 1 + 2" ". Кроме того, на сумматор 7 остатка поступают коды величин, записанных в регистре 8 остатка и в регистре 11 цифры, Код, сформированный на сумматоре 7 остатка, поступает на сумматор 9, где суммируется с кодом величины/р), поступающей из регистра 10 константы. Каждый Й-й цикл вычислений заканчивается тактовым сигналом по тактовому входу 13, по которому величины, сформированные на сумматоре 7 остатка и сумматоре 9, записываются в регистр 8 остатка и регистр 11 цифры соответственно, а квадратор первой группы и каждый 3-й умножитель и 3-й квадратор 1-го блока подготавливается к в+1-му циклу вычислений.Иредлагаемое устройство позволяет вычислять значение многочлена и-й степени с точностью до 1 цифр после запятой за время Т =(г + 1)(1 +), следовательно, предлагае.".ое устройство превосходит по быстродействию известное в К разп К = - = - Х.Т,г +В цифровом примере, поясняющем работу устройства, Б = 3, г = 4. Таким образом, предлагаемое устройство, например, при разрядности операнда и = 32, позволяет вычислить много- член 3-й степени в 2,6 раза, 7-й степени - 6,2 раза, 15-й степени - в ,13,3 раза быстрее известного.Формула изобретенияУстройство для вычисления многочленов, содержащее и умножителейп - степень многочлена), сумматор:. п регистров коэффициентов, о ти и ч а ю щ е е с я тем, что, с це 45 квадраторов и тактовым входом регистра цифры, информационный вход которого соединен с выходом сумматора, первый и второй входы которого соединены соответственно с выходамиприращения сумматора остатка и регистра константы, выход регистра цифры является выходом устройства.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР 9170218, кл, 6 06 Е 15/20, 1966.2, Авторское свидетельство СССР 9451088, кл, С 06 Е 15/20, 1974. лью повышения быстродействия, в него введены сумматор остатка, регистр остатка, регистр константы,регистр цифры, коммутатор, регистркоэффициентов и М = Г 1 од п вычислительных блоков, причем 1-й вычислительный блок (1 1,2,Х),кроме Х-го блошка, содержит 2"умножителей, 2" ф квадраторов, элементзадержки, 2 -регистров коэффициен 1-410 тов и 2" " коммутаторов, причем информационный вход устройства соединен с управляющим входом коммутатора и входами элемента задержки иквадратора первого вычислительного 15 блока, выход 3-го умножителя (3==1,22 -) 1-го вычислительногоблока соединен с входами (23-1)-гои 23-го умножителей и 23-го квадратора (1+1)-го вычислительного блока,выход М-го квадратора (1=1,22")1-го вычислительного блока соединенс входами (2)+1)-го и 21-го умножителей и 21-го квадратора (1+1)-говычислительного блока, выход 2"гоквадратора 1-го вычислительного блока соединен с входом элемента задержки, входом 1-го квадратора и 2" -гоумножителя (1+1)-го вычислительногоблока, выход элемента задержки 1-говычислительного блока соединен свходом первого умножителя 11+1)-говычислительного блока, выходы всехквадраторов и умножителей подключены к управляющим входам соответствующих коммутаторов, входы которыхсоединены с выходами соответствующихрегистров коэффициентов, выходы всехкоммутаторов, регистра цифры и регистра остатка соединены с соответствующими входами сумматора остатка, 4 О выход остатка которого соединен с информационным входом регистра остатка, управляющий вход которого соединенн с тактовым входом устройства итактовыми входами всех умножителей,960806 Зор Составитель Техред М,Те КОРРектоР Е.рокко едактор А.Шиш 83/59 Тираж 731 ВНИИПИ Государственного комитета С по делам изобретений и открытий 3035, Москва, Ж, Раушская наб дписное каз лиал ППП "Патент", г,род, ул. Проектная, 4