Устройство асинхронного ввода-вывода синхронной информации

) Заяввплв 4) УСТРОЙСТВО АСИНХРОННОГО ВВИНФОРМАЦИИ ВОДА СИНХРОННОЙ Изобретение отно я к технике йство имеет О низко известное ус ропускную спос ностьвышение произобретения -способности,к проводной электросвязи, может использоваться в аппаратуре асинхронно" го ввода-вывода синхронной двоичной информации в цифровые каналы систем с импульсно-кодовой модуляцией и дель. та-модуляцией.Известно устройство асинхронного ввода-вывода синхронной информации, содержащее на передающей стороне уп 1 равляемый распределитель; выходы которого соединены с соответствующими входами блока памяти, а на приемной стороне - последовательно соединенные генератор тактовой частоты, управляе-мый распределитель и блок памяти, а также декодер фазы, выход которого соединен с дополнительным входом блока памяти 13. Для этого в устройство асинхронноговвода-вывода синхронной информации, содержащее на передающей стороне управляемый распределитель, выходы которого соединены с соответствующими входами блока памяти, а на приемной стороне - последовательно соединенные генератор тактовой частоты, управляемый распределитель и блок памяти, атакже декодер фазы, выход которого соединен с дополнительным входом блока памяти, введены на передающей стороне блок запуска и управления, блок контроля и коррекции прогноза, двоично-десятичный преобразователь и блок рекур-" рентных регистров сдвига, первый вход которого соединен с выходом двоично-десятичного преобразователя, пер.вый вход которого соединен с дополнительным входом блока памяти, первымвыходом блока запуска и управления и вторым входом блока рекуррентных регистров сдвига, третий вход которого соединен со вторым выходом блока за-,862373 УУ пп Количествобит в информационном цикле" 6 п+1 7 и+1 пуска и управления, третий и четвертый выходы которого соединены соот-.ветственно с первым и вторым входамиуправляемого распределителя, причемпервый выход блока памяти соединен совторым входом двоично-десятичного преобразователя, второй выход блока памяти соединен через блок контроля икоррекции прогноза с четвертым входом блока рекуррентных регистровсдвига, а второй вход блока контроляи коррекции прогноза соединен с третьим выходом блока запуска и управления, а на,приемной стороне введеныпоследовательно соединенные блок запуска и управления, блок распознава,ния рекуррент, блок анализа отклоне-,ния от прогноза, блок коррекции прогноза и блок регулярного прогнозирования, выход которого соединен с входом генератора тактовой частоты. Приэтом второй вход управляемого распределителя соединен со вторым выходомблока запуска и управления и вторымивходами блока регулярного прогнозирования и блока распознавания рекуррент,второй выход которого соединен со входом блока запуска и управления, первый выход которого соединен с первымвходом декодера фазы, второй вход которого соединен с третьим выходом блока распознавания рекуррент, причем выход блока коррекции прогноза соединенсо вторым входом блока анализа отклонения от прогноза, второй выход которого соединен с третьим входом блокарегулярного прогнозирования.На фиг. 1 представлена структурнаяэлектрическая схема передающей стороны предложенного устройства; на фиг.2то же, приемной стороны.Устройство асинхронного ввода-вывода синхронной информации содержитна передающей стороне блок памяти 1,управляемый распределитель 2, блок 3запуска и управления, двоично-десятичный преобразователь 4,блок 5 рекуррентных регистров сдвига, блок 6 контроля и коррекции прогноза, на приемной стороне (см. фиг2) - блок 7 распознавания рекуррент, блок 8 запускаи управления, блок 9 анализа отклонения от прогноза, блок 1 О регулярного прогнозирования, блок 11 коррекциипрогноза, генератор 12 тактовой частоты, управляемый распределитель 13,блок памяти 14, декодер фазы 15.Устройство работает следующим образом,4Синхронный двоичный сигнал, следующий с тактовой частотой Г, вводится в цифровой канал связи, характеризуемый несущей частотой 6 ц, Эта опе рация осуществляется на передающейстороне (фиг. 1). В соответствии свыбранной длиной информационного цикла в блоке 3 .запуска и управления иэсигналов частоты Гн формируются опорные импульсы частоты 1 Н /М, где М соответствует числу бит. Опорными импульсами запускается управляемый распределитель 2, который затем тактируется импульсами тактовой частотыИмпульсы с выхода управляемого распределителя 2 используются для записисинхронных двоичных сигналов в блокпамятиЧисло. импульсов, записанных в блокпамяти, зависит от фазового соотноше"ния сигналов частоты Г и Гн, а также от возможносчей девиации сигналовДчастоты Гс . Это число может равнятьсяп, и или и+1. Количество импульсов .в формируемом на передаче информационном цикле и его соответствие прогнозу контролируется блоком 6 контроляи коррекциикается и упрзосами с блокаАлгоритм этося таблицей. прогноза, который запусавляется опорными импуль запуска и управления., го контроля иллюстрируетФактическоеколичествобит в ин- формационном циклеследовательностиюи1 Алгоритм выбора псевдослучайной последовательности5 8623Если отклонение от прогноза происходит в нескольких (подряд следующих) циклах и в одном и том же направлении, блок 6 контроля и коррекции прогноза корректирует прогнозируемую последовательность на передаче.Синхронные двоичные сигналы, записанные в блок памяти 1 на тактовой частоте с, считываются оттуда быстрыки" тактовыми импульсами (БТИ),поступающими из блока 3 запуска и управления, и обрабатываются в двоично-десятичном преобразователе 4, Преобразователь переводит информационный цикл из двоичного кода в десятичный. Максимальная длина информационногов цикла в десятичном коде равна 2 т.е. число отведенных под передачу информации временных позиций в этом цикле в двоичном коде всегда равно го и+1. формационного цикла считываются импульсами скорректированной тактовойчастоты Гс, поступающими через управВ зависимости от наличия или отсутствия отклонения от прогнозируемого числа бит в информационном цикле25 в блоке 5 рекуррентных регистров сдвига выбирается псевдослучайная последовательность 1, 11 или 111. Под действием "быстрых" тактовых импульсов и в. соответствии с сигналами с выходадвоично-десятичного преобразователя 4 в блоке 5 рекуррентных регистров сдвига происходит сдвиг начальной фазы выбранной псевдослучайной последовательности. Последовательность из бло 35 ка 5 рекуррентных регистров сдвига считывается на несущей частоте 1 и канала связи. Длина передаваемого в ка.нал участка псевдослучайной последовательности выбирается с учетом необходимости защиты информации от однократных ошибок,Цифровая последовательность из канала связи поступает на вход приемной 45 стороны (фиг, 2). Перед началом переда;и на передающей стороне формируется псевдослучайная последовательность с таким фазовым сдвигом, который обычно в работе не используется. На приемной стороне по принятому и распознанному участку этой псевдослучайной по-следовательности происходит начальное фазирование опорных импульсов частоты 1 /11 и начинает работу блок 8 запуска и управления. Этот блок форми рует опорные импульсы и "быстрые" так. товые импульсы, используемые в дальнейшем в работе приемной стороны. 73 6 С приходом участка псевдослучайной последовательности, несущего полезную информацию, блок 7 распознавания рекуррент определяет номер (1, 11 или 111) псевдослучайной последовательности. Эта операция производится в случае приема .безошибочного участка псевдослучайной последовательности или приема участка, в котором имеется однократная ошибка. В зависимости от того, какая из псевдослучайных последовательностей была использована на передаче, соответствующий сигнал поступает на блок 9 анализа отклонения от прогноза и далее на блок 1 О регулярного прогнозирования. Кроме того, этот сигнал запоминается в бло- . ке 11 коррекции прогноза, Блок 11 фиксирует отклонение от прогноза в одном направлении в нескольких (подряд следующих) циклах и принимает решение об изменении прогноза, для чего посылает соответствующие команды в блок 9 анализа отклонения от прогноза и в блок 10 регулярного прогноэирования, Заметим, что начало работы блока 10 определено опорными импу:ьтсами, поступающими из блока 8 запуска и управления,Сигнал с выхода блока 10 регулярного прогнозирования (скорректированный, в случае необходимости, командами с выхода 9 анализа отклонения от прогноза или командами с выхода бло- ка 11 коррекции прогноза) поступает на генератор тактовой частоты 12 и подстраивает частоту генератора в пределах информационного цикла таким образом, чтобы число бит в цикле на приемной стороне равнялось их числу на передающей стороне,Распознанный участок псевдослучайной последовательности, несущий полезную информацию, анализируется в декодере фазы 15, где определяетсяначальная фаза участка рекурренты вдесятичном коде, которая затем перекодируется в двоичный код,- ДекодертФункционирует с помощью быстрыхтактовых импульсов.Представленная в двоичном коде информация цикла поступает в блок памяти 14 иа скорости, соответствующейнесущей частоте канала связи.Из блока памяти двоичные сигналы инляемый распределитель 13 с вьжода ге7 86237 нератора тактовой частоты 12. Цикличность работы управляемого распределителя 1 Э определяется опорными импульсами с выхода блока 8 запуска и управления. Сигналы с выхода блока памяти 14 на тактовой частоте Г поступают в абонентскую линию.Таким образом, в предлагаемом устройстве асинхронного ввода (вьщода) синхронной двоичной инФормации в циф ровой канал связи служебная информация передается за счет выбора различных псевдослучайных последовательнос" тей, что обеспечивает выигрьпп в использовании пропускной способности каЗ нала,Формула изобретенияУстройство асинхронного. ввода-вывода синхронной информации, содержащее на передающей стороне управляемый распределитель, выходы которого соединены с соответствующими входами25 блока памяти, а на приемной стороне - последовательно соединенные генератор тактовой частоты, управляемый распределитель и блок памяти, а также декодер фазы, выход которого соединен с дополнительным входом блока памяти,ЗО о т л и ч а ю щ е е с я тем, что, с целью повьппения пропускной способности, введены на передающей стороне блок запуска и управления, блок контроля и коррекции прогноза, двоично-де. сятичный преобразователь и блок рекуррентных регистров сдвига, первый вход которого соединен с выходом двоичнодесятичного преобразователя, первый40 вход. которого соединен с дополнительным входом блока памяти, первым выходом блока запуска и управления, вторым входом блока рекуррентных регистров сдвига, третий вход которого45 соединен со вторым выходом блока эа- пуска и управления, третий и четвертый выходы которого соединены соответственно с первым и вторым входами управляемого распределителя, причем первый .выход блока памяти соединен со вторым входом двоично-десятичного преобразователя, второй выход блока памяти соединен через блок контроля и кор- . рекции прогноза с четвертым входом блока рекуррентных регистров сдвига, а второй вход блока контроля и коррекции прогноза соединен с третьим выходом блока запуска и управления, а на приемной стороне введены последовательно соединенные блок запуска и управления, блок распознавания рекуррент, блок анализа отклонения от прогноза, блок коррекции прогноза и блок регулярного прогнозирования, выход которого соединен с входом генератора тактовой частоты, при этом второй входо управляемого распределителя соединен со вторым выходом блока запуска и управления и вторыми входами блока регулярного прогнозирования и блока распознавания рекуррент, второй выход которого соединен со входом блока запуска и управления, первый выход которого соединен с первым входом декодера фазы, второй вход которого соединен с третьим выходом блока распознавания рекуррент, причем выход блока коррекции прогноза соединен с вторым входом блока анализа отклонения от прогноза, второй выход которого соединен с третьим входом блока регулярного прогно" зирования. Источники инФормации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР Яф 510792, кл. Н 04 1 ЭГОО, 1974 (про-: тотип),Е. Гоакович тов Б омит отк кая Составителтов Техвед М.Т аз 6636754 Тираж 698 ВНИИПИ Государственног по делам изобретений 113035 Москва ЖРФилиал ППП ППатент", г. УКоррект Подписи та СССР ытийнаб, д. 4/5 ород, ул. Проектная мар