Микропрограммное устройство управления (его варианты)

СОЮЗ СО 8 ЕТСНИХСОЦИАЛИСТИЧЕСНИРЕС 11 УБЛИК 4 ю С 06 2 НЫЙ НОМИТЕТ ССС РЕТЕНИЙ И ОТНРЬ ГОСУД АРСТЭЕ ПО ЕЛАМ И Д ЭОЬ ПИИОПИСАНИЕ ИЗОБРЕТЕНИЙ Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ шиф.(56) Иайоров С,А, и Новиков Г.И; Принципы организации цифровых машин, Л., Иашиностроение, 1974, с, 216-218, рис. 6.9, 6.10.Там же, с,. 215-216, рис. 6,8. : (54). ИИКРОПРОГРАИМИОЕ УСТРОЙСТВО УБРАВЛЕНИЯ (ЕГО ВАРИАНТЫ) . (57) 1. Иикропрограммное устройство управления, содержащее блок памяти микрокоманд, регистр микро- команд,. счетчик адреса, мультиплексор логических условий и де разор, причем группа выходов деаифратора является группой управляющих:выходов устройства, группа выходов кода микроопераций регистра микрокаманд соединена с группой входов девифратора, группа выходов кода проверяемых логических усло вий регистра ийкрокоманд соединена : с группой управляющих входов мультйплексора логических условий, груп па информационных входов которого я ляется группой входов логических . условий устройства, первый вход син хронизации устройства соединен -с входом синхронизации регистра микрокоманд, группа информационных входов которого соединена с группой /выходов блока памяти микрокоманд и с группой информационных входов счетчика адреса, счетный вход которогосоединен с выходом мультиплексоралогических условий, третий вход син ронизации устройства соединен с входом записи счетчика адреса, вход установки в "0" которого является . входом начального пуска устройства, группа информационных выходов . счетчика адреса соединена с группойвходов младших разрядов адреса блока памяти микрокоманд, о т л и ч а ю щ е е с я тем, что, с целью сокращения. оборудования оно содержит триггер, выход которого соединен с входом старшего разряда адреса блока памяти микрокоманд, вход установки в "0" триггера соединен с входом. начального пуска устройства, информационный вход и вход синхронизации триггера подключены соответственно к шине нулевого потенциала и к третьему входу синхронизации устройства, к второму входу синхронизации устройства подключен вход установки в " 1" триггера и стробнрующий вход мульгиплексора логических условий. 2. Иикропрограммное устройство управления, содержащее блок памяти микрокоманд, регистр микрокоманд, регистр адреса, мультиплексор логических условий и дешифратор причем группа выходов дешифратора является группой .управляющих выходов устройства, группа выходов кода микроопераций регистра микрокоманд соединена с группой входов дешифратора, группа выходов кода про:веряемых логических условий регист-,. .ра микрокоманд соединена.с группой управляющих входов мультиплексора логических условий, группа информационных входов которого является1159020 35 группой входов логических условий устройства, первый вход синхронизации устройства соединен с входом синхронизации регистра микрокоманд, группа информационных входов кото-.рого соединена с гругпой выходов бло ка памяти микрокоманд и с группой информационных входов. регистра адреса, входы установки в."0" и синхронизации которого соединены соответственно с входом начального пуска устройства и с вторым входом синхронизации устройства, о т л и - ч а ю щ е е с я тем, что, с целью сокращения оборудования, оно содерИзобретение относится к цифровойвычислительной технике для построения различных программируемых управляемых устройств,Цель изобретения - сокращениеобъема оборудований за счет болееэффективного использования объемаблока памяти микрокоманд.На фиг, 1 представлена структурная схема предлагаемого устройства, 10вариант; на фиг. 2 - то же, второйвариант; на фиг. 3 и 4. - временныедиаграммы работы устройства соответственно по первому и второму варианту. 15Микропрограммное устройство управления содержит (фиг, 1, 2) блокпамяти.микрокоманд, регистр 2 микрокоманд, счетчик 3 адреса, триггер 4,мультиплексор 5 логических условий,дешифратор 6, вход 7 начальногопуска, первый 8, второй 9 и третий10 входы синхронизации, группу 11входов логических условий и группу12 выходов, регистр 13 адреса и 25сумматор 14,Микропрограммное устройство управления по первому варианту работает следующим образом. Блок 1 памяти в предлагаемом устройстве разбит на две равные части, в одной из которых закодированы операционные, а во второй - адресные части микрокбманд микропрог- раммые жит сумматор, причем вход младшего разряда первой групны сумматора соединен с выходом мультиплексора логических условий, остальные входы первой группы сумматора подключены к шине нулевого потенциала, вход старшего разряда второй группы сумматора соединен с стробирующим входом мультиплексора и является третьим входом синхронизации устройства, остальные входы второй гочппы счмматора соединены с выходами регист, ра адреса, группа выходов сумматора соединена с группой адресных входов блока памяти микрокоманд. Взаимное расположение этих частей ,зависит от исходного. состояния триггера 4; при нулевом исходном состоянии триггера 4 "и соединении информационного входа с нулем - в верхней части объема памяти кодируют операционные, а в нижней - адресные части микрокоманд; при единичном исходном состоянии триггера 4 и соединении входа П с единичным логическим уровнем - наоборот.Сигналом начального пуска (НП) счетчик 3 адреса и триггер 4 устанавливаются в нулевое состояние.Выходное состояние счетчика 3 и триггера 4 представляют собой в этом случае адрес, по которому .выбирается нулевая линейка блока 1 памяти, где закодирована операционная часть первой микрокоманды микропрограммы гПри этом по входу 8 устройства (на вход С;регистра 2 микрокоманд) поступает с определенным периодом синхронизирующий сигнал СИ 1, Необходимое количество стробирующих сигналов и очередность их поступления определяются, например, устройством синхронизации, которое не входит в состав устройства. Смена микрокоманд (операционной ее части) в устройстве происходит по первому стробирующему сигналу СИ 1 (на входе 8. устройства). Выполне. ние микрокоманды происходит в нери1159020 4младшие разряды остались неизменными по сравнению с адресом вы 1 олняемой микрокоманды. Кроме того, навыходе блока 1 памяти в этом случае е установится адрес операционнойчасти микрокманды, следующей за уют выполняемой.При поступлении третьего стробирующего сигнала СИЗ (третий строб)1 О по входам 10 устройства (входы Ссчетчика 3 адреса и триггера 4) с, вйхода блока 1 памяти адрес операционной части следующей микрокоманды запишется в счетчик 3, при этом триггер15 4 установится в исходное нулевоесостояние, так как на информациокном входе триггера установлен "0"(для данного варианта устройства).Сигнал СИЗ имеет длительность20 значительно меньшую, чем быстродействие блока 1 памяти, что обеспечивает считывание в счетчик 3 адреса ад реса операционной части следующей(новой) микрокоманды по сигналу .25 СИЗ до появления на выходе блока 1операционной части этой новой микрокоманды по ее адресу.Таким образом, на входе блока 1установлен адрес операционной частиследующей микрокоманды, т.е. адрес"линейки", в которой закодированаоперационная часть следующей микрокоманды. При этом на выходеблока 1 присутствует операционнаячасть этой следующей микрокоманды,которая переписывается в регистр 2мнкрокоманд при появлении очередного сигнала СИ 1 на входе 8 устройства. Цикл выбора адреса следующей40 (за выполняемой) микрокоманды повторяется. зод между сменами мнкрокоманд (отодного СИ 1 до следующего) .После записи выходного состоянияблока 1 памяти по стробу СИ 1 врегистр 2 микрокоманды коды микроопраций поступают на дешифратор 6,а коды условий (если онн присутствв операционной части выполняемоймикрокоманды) - на адресный входмультиплексора 5,При снятии сигнала начальногопуска с входа 7 и поступлении второго сигнала СИ 2 (по входам 9 устройства) происходят следующие операции.Во-первых, если выполняемая микрокоманда условная (т.е. на входеА мультиплексора 5 присутствуетсигнал) и на входы 11 поступаетусловие, соответствующее коду, навыходе мультиплексора 5 формируется сигнал, стробируемый СИ 2. Этотсигнал, поступая на вход "+1". счетчика 3, увеличивает содержимоепоследнего на единицу.,Одновременно триггер 4 сигналомСИ 2 устанавливается в единичноесостояние. При этом на адресныйвход блока 1 памяти поступает код,старший разряд которого представляет собой выходное состояние триггера 4, а остальные разряды - выходное состояние счетчика 3 адреса,Ф Этот код на входе блока 1 памяти/является адресом адресной части следующей микрокоманды, т,е. он является адресом "линейки", в которойзакодирован адрес операционнойчасти следующей микрокоманды, и навыходе блока 1 памяти, следовательно.установится адрес операционной части следующей микрокоманды,Во-вторых, если выполняемая микрокоманда не была условной (на входемультиплексора отсутствует код условия) или условие не выполнилось(на входах 1.1 условий отсутствуетусловие) - на выходе мультиплексора 5 (следовательно, на входе "+1"счетчика 3) присутствует нулевойсигнал. В результате содержимое50(выходное состояние) счетчика 3 ос. тается неизменным, а выходное сос-.тояние триггера 4 меняется на противоположное (по сигналу СИ 2 навходе Б триггера 4).Следовательно, на адресный водблока 1 памяти поступит адрес, старший разряд которого поменялся, а. Устройство (фиг,2) работает следующим образом.Посигналу начального пуска устройства, поступающему на вход установки "0" регистра 13 адреса, последний устанавливается в исходноенулевое состояние, представляющеесобой адрес операционной части .микрокоманды,выполняемой первой.Этот адрес через сумматор 14 беэизменения проходит на вход блока 1 памяти, вызывая появление навыходе последнего операционной части микрокоманды, выполняемой пер-,вой, т,е. по указанному адресу изоперационной части объема памятивыбирается линейка, в которой закодирована операционная часъь мнкрокоманды, выполняемой первой.Так как одновременно с сигналомначального пуска на вход записи регистра 2 микрокоманд поступает первый синхронизирующий сигнап СИ 1,разрешающий запись в него, то вы,ходное состояние блока 1 памяти (операционная часть первой микрокоманды) запишется в регистр 2 микрокоманд и через дешифратор 6 поступает. на управляющие выходы 12 устройства (сигнал СИ 1 поступает на входзаписи регистра 2 микрокоманд извнепо все время присутствия сигналаначального пуска на входе установки в "О" регистра .13 адресаи частота следования СИ 1 олределяется частотой следования тактовйх нмиульсов, например, генераторатактов устройства синхронизации,не входящего в состав предлагаемогоустройства).После снятия сигнала начальногопуска с входа 7 устройства на еговходе 10 .появляется сигнал СИЗ,поступающий на старший разрядгруппы В ин 4 юрмационных входов сум матора 14 на стробирующий вход муль. типлексора 5 логических условий,Сигнал на вход 10 поступает извне,например с задатчика узла синхронизации, после ухода первого синхронизирующего сигнала СИ 1 (фиг.4).В результате на выходе сумматора 14, а следовательно на входеблока 1 памяти установится новоесостояние, новый адрес, отличающййся от адреса операционной части .(исходное нулевое состояние регистра 13 адреса) микрокоманды,выполняемой первой, состоянием старшего разряда,По полученному таким .образом адресу, представляющему собой адрес адресной части следующей микрокоманды, из адресной части объема памяти выбирается соответствующая "линейка", вкоторой закодирован адрес операционной части следующей микрокоманды, т.е., на выходе бло. ка 1 памяти получаем адрес операционной .части следующей микроко-.манды По переднему фронту второгосинхронизирующего сигнала СИ 2 навходе 9 устройства и наличии сигнала на управляющем. входе 10 уст ройства адрес операционной части следующей микрокоманды с выхода блока 1 записывается в регистр13 адреса. Этот адрес через сумматор 14 воздействует на вход бло 1 ф ка 1, в котором по этому адресуиз операционной части объема памяти выбирается соответствующаялинейка", в которой закодирована операционная часть следующей микрокоман ды н на выходе блока 1 памяти поуходу управляющего сигнала с выхода 10 появпяется операционная частьследующей микрокоманды, котораяс появлением переднего фронта З 1 нового сигнала СИ 1 на входе записирегистра 2.микрокоманд запишетсяв него и через дешифратор 6 поступит.на управляющие выходы устройства.25 Для выбора каждой следующеймикрокоманды из блока памяти циклформирования необходимых управляющихвоздействий на вход блока 1 памятиповторяют согласно описанному.При этом, если выполняемая микрокоманда условная (на входе А муль 5тнплексора 5 присутствует сигнал) иусловие присутствует на входе мультиплексора, то с поступлением сигЭ 5нала по входу 10 устройства - навыходе мультиплексора .5, а следовательно, на входах первой группывходов сумматора появится сигнал,равный по длительности сигналу навходе 10. В результате к .адресу опе".рационной части выполняемой микрокоманды, поступающему на вторуюгруппу входов суМматора, в последнем прибавится единица,а на выходесумматора получим адрес адреснойчасти следующей микрокоманды, который поступает на вход блока 1памяти, При этом в адресной частиблока 1 памяти выбирается по этому адресу адрес "линейки", в которойзакодирован адрес операционной части следующей микрокоманды. Далеепроисходят действия согласно описанному алгоритму работы устройст"ва (фиг, 2)1159020Си 1Ги 8СиСиЯИ,ПФиг. ФСоставитель Ю. ЛанцовРедактор М. Келемеш Техред А.Бабинец Корректор Л. ПилипенкоЗаказ 3590/49 Тираж 710 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д.4/5 филиал ППП "Патент", г.ужгород, ул. Проектная, 4