Устройство для вычисления текущего математического ожидания

ОЮЗ СОВЕТСКИХОЦИАЛИСТИЧЕСКИХ 6 6 РЕСПУБЛИК 06 ИСАНИЕ ИЗОБРЕТЕ АВТОРСКОМ ЕТЕЛЬСТВ е несколь- плотности поступлеующей ре), п 11=о; (2)(хИ - ПЪ -1) -Ц) повышение точноасштабе времени, ва заключается в- 1й где М - номерчины х;й 1 И - РЕкУРарифметическогП 1 Я = й 1 Я - 1 оч о значения велинтная оценка ср3 Й Значвний хкй 1 М - 1 - хИ дне о; ( 44( г) - функ г, ограничения; Ь а,гЬ, гЬ ОСУДАРСТВЕННЫИ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИРИ ГКНТ СССР(71) Институт проблем передачи информации АН СССР и Государственный институтпо проектированию и исследовательскимработам в нефтяной промышленностиГипровосток нефть"(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ТЕКУЩЕГО МАТЕМАТИЧЕСКОГО ОЖИДАНИЯ(57) Изобретение относится к вычислительной технике и может найти применение приизмерениях физических величин и параметИзот: бретение относится к области вычислител,ной и информационно-измерительной техники и может быть использовано при измерениях физических величин и параметров случайных процессов.Цель изобретения -сти работы в реальном мСущность устройстследующем,Устройство осуществляет вычисление оценки т 1 ч математического ожидания п 1 по мере поступления на вход устройства величин хи, которые равныхи= гп+1, И = 1,2(1) где д - независимые одинаково распределеиные случайные величины с нулевым средним.При этом предполагается, что известна априорная информация о плотности распреров случайных процессов, Цель изобретения - повышение точности работы в реальном масштабе времени. Поставленная цель достигается введением в устройство для вычисления текущего математического ожидания, содержащее синхронизатор, блок определения среднего арифметического значения. три сумматора. сдвиговый регистр, группу сумматоров, группу блоков возведения в степень. блок вычисления коэффициентов, группу блоков умножения, блок памяти, блока деления, двух сумматоров, двух компараторов, трех элементов И, дешифратора, блока извлечения корня четвертой степени и блока вычисления оценки моментов, состоящего из двух групп сумматоров, группы делителей и группы регист-ров, 5 ил. деления вероятностей 1 в вфких первых моментов 01, )=1,Тогда оценка п 1 н вычисляется инии каждого значения хн по слкуррентной формуле;пч +ОйМй = Фйч - 10 к (й 1 Й(6)В этой системе г+1 уравнений принятыследующие обозначения,о о о.0 - 0 0 при +1г (7)ф0 при + Кг,а =о+=М 411 - априорно из+квестные центральные моменты:о о01 =М 1 =О. 02=М 41,о о0 з = М ф -рО, ст 2 = М Ц,г - номер наивысшего известного центрального момента;,Л - вспомогательный параметр;лйщ - рекуррентная оценка центрального момента, полученная при поступленииочередного значения хй:с л,+ О Ол 1 0 - (,чу - щ 1 ) + 0 СтЛ(8)В соответствии с изложенным, алгоритм работы устройства заключается в следующем,На вход устройства поступает очередное Й-е значение хй.По формуле (3) уточняется оценка среднего арифметического.По формуле (8) уточняются оценки центральных моментов,Вычисляются коэффициенты из системы уравнений (6).По формуле (2) вычисляется новое значение оценки математического ожидания.Эта оценка стремится с ростом М к оптимальной, т.е. она обеспечивает эсимптотически наилучшую точность при заданнойаприорной информации.На фиг. 1 изображена функциональнаясхема устройства; на фиг. 2 - схема блокаопределения среднего арифметическогозначения; на фиг. 3 - схема блока вычисления оценки моментов; на фиг, 4 - схемафункционального преобразователя; на фиг,5 - схема блока вычисления коэффициентов. 15 20 25 Блок 15 определения среднего арифме-,тического значения (фиг. 2) содержит дели 30 тель 49, сумматоры 50 и 51 и сдвиговыйрегистр 52.Блок 33 вычисления рекуррентнойоценки центральных. моментов (фиг. 3) содержит группу из (г - 1) трехвходовых сумма 35 торов 53, группу делителей 54. группудвухвходовых сумматоров 55, группу регистров 56.Функциональный преобразователь 21(фиг, 4) реализует функцию ограничения40 4 ф по формуле (4), Он содержит блок 57вычисления корня четвертой степени - порога ограничения 0 й . первый и второй сумматора 58 и 59, первый и второйкомпараторы 60 и 61, дешифратор 62, триэлемента И 63-65.Блок 43 (фиг. 5) вычисления коэффициентов содержит делитель 66, элемент НЕ 67и источник 68 величины - 1,Устройство работает следующим образом.При включении питания,(до поступления величины хй) импульсы с выхода 13 синхронизатора производят очистку регистра26, так что на выходе 48 устройства, гдеформируется оценка п 1 й математическогоожидания, будет нуль, что обеспечивает выполнение условия е 1=0, Случайные величины хй поступают от внешнего прибора наинформационный вход 1, а сопровождэюстй = 1 ч ф - величина порога ограничения, ОР 1/2; (5)э 1 й - коэффициенты, определяемые при поступлении каждого значения хй из следующей системы линейных уравнений:о д 1 й 011 + Э 2 й 012 ++ агй 01 г -- Л 0 ооо а 1 й 021 + д 2 й 022 + + Эгй 02 г = - 2 Л 010 Устройство содержит (фиг. 1) информационный 1 и тактовый 2 входы, синхронизатор 3, содержащий первый - девятый управляющие выходы 4-13 соответственно,и выход 14, количества Й поступивших выборок, блок 15 определения среднего арифметического значения, содержащий первый, второй информационные входы 16 и 17, первый 18, второй 19, третий 20 управляющие входы, функциональный преобразователь 21, содержащий первый 22, второй 23, третий 24 информационные входы, управляющий вход 25, выходной сдвиговый регистр 26, сумматоры 27 и 28, группу сумматоров 29, сумматор 30, группу из г блоков 31 умножения, группу из (2 т - 1) блоков 32 возведения в степени (от второй до 2 т-й, блок 33 вычисления рекуррентной оценки моментов, содержащий, первый 34, второй 35, третий 36 информационные входы, управляющий вход 37, информационный выход 38, блок 39 памяти (априорной информации), содержащий первый 40, второй 41, третий 42 выходы, блок 43 вычисления коэффициентов, содержащий первый, второй входы 44 и 45, выход 46, блок 47 деления, выход 48 устройства.щие их импульсы - на вход 2 устройства. С входа 1 величина хи подается на вход 16блока 15 и на один из входов сумматора 27, а импульсы со входа 2 подаются на вход синхронизатора и на вход 20 блока 15. В синхронизаторе происходит подсчет этих импульсов и результат подсчета й с выхода 14 поступает на входы блоков 15, ЗЗ и 47 и функционального преобразователя 21. Кроме того, после прихода очередного такого импульса на выходах 4-12 синхронизатора последовательно во времени формируются импульсные сигналы, синхронизирующие работу остальных блоков устройства, Один из этих сигналов с выхода 4 поступает на вход 19 блока 15, обеспечивая появление на выходе этого блока очередной рекуррентной оценки ви. Это значение поступает на вход 23 функционального преобразователя 21. На втоой вход сумматора 27 подается оценка тпрр, полученная на предыдущем шаге, В результате этого на выходе сумматора 27 получают значение хн-гпи, которое проходит через блоки 32, где возводится в степени от 2-й до г-й, Эта операция происходит по управляющему сигналу, поступающему с выхода 5. Затем значения хи - енв степени от 2-й до г-й приходят на один из входов сумматоров 29, на другие входы которых подаются с выходов 40 блока 39 априорно известные величины оа Результат суммирования далее подается на один из входов блоков 31 умножения, где по управляющему сигналу с выхода 9 происходит операция умножения этой величины на коэффициенты аи, приходящие с выходов 46 блока 43 вычисления коэффициентов. Кроме того, значения хиви, возведенные в степени от г+1 до 2 г, поступают на входы 35 блока 33 вычисления рекуррентной оценки щ центральных моментов, В этот же блок на входы 34 подаются с выходов 41 блока 39 априорноо оизвестные значения ой о . Под действием управляющих сигналов, поступающих с выходов 6 и 7, в блоке 33 происходит вычислление оценок оЦ по формуле (8). Эти оценки через выходы 38 блока 33 поступают на входы 45 блока 43 вычисления коэффициентов, на другие входы 44 которого от блока 39 приходят априорно известные значенияо о опа - й Щ, Вычисление коэффициентов в блоке 43 происходит по управляющему сигналу, приходящему с выхода 8,сумматор 30 формирует величину а 1 н( хн - ви - 1) - ц ,о)=1 е 10 15 20 25 30 35 40 45 50 55 которая в блоке 47 делится по управляющему импульсу с выхода 10 нэ число М, приходящее с выхода 14, Результат деления поступает иа минусовой вход сумматора 28, на плюсовой вход которого приходит с регилстра 26 оценка виматематического ожидания, полученная на предыдущем шаге вычислений, т.е. при поступлении хи,Таким образом, сумматор 28 вычисляет значение птм по формуле (2), которое подается на вход 22 функционального преобразователя 21. На другие его входы 23-25 поступают соответственно значение йти, величина й и управляющий импульс. Используя эти данные, функциональный преобразователь 21 реализует функцию ограничения по формуле (4), так что на его выходе получают очередное значение оценки щн математического ожидания, вычисленное па Й поступившим величинам хь Это значение затем записывается по управляющему импульсу с выхода 12 в выходной регистр 26 и оттуда поступает на вход 48 устройства.Нэ этом заканчивается очередной цикл работы устройства и оно готово к приему следующего значения хи. Таким образом, на выходе 48 устройства через некоторый интервал времени после прихода каждого значения хи появляется оценка ви математического ожидания, которая сохраняется тэм до следующего ее уточнения. Это означает, что устройство работает в режиме реального времени и, как следует из приведенного выше описания, оно учитывает априорную информацию о плотности распределения вероятностей случайной величины хм.Работа блока 15 осуществляется следующим образом.При включении устройства на первый управляющий вход 18 поступает импульс, который производит очистку ячеек (установку нулей) регистра 52, Выход этого регистра соединен с выходом блока, поэтому начальное значение среднего значения щ 1, используемое другими блоками устройства, устанавливается равным нулю.Очередное значение хм поступает на первый информационный вход 16 блока и подается на один из входов сумматора 50, на другой вход которого с выхода регистра 52 поступает оценка аи, полученная на предыдущем шаге вычислений, Выход этого сумматора соединен с входом делителя 49, второй вход которого соединен с информационным входом 17, откуда поступает номер й очередной величины хи. Результат деления и предыдущая оценка с выхода регистра 52 поступают в сумматор 51, на вы 1644161)253035 40 50 55 АЕсли ви- - дыви вк+ ди, то ни один из компараторов не срабатывает, единица появляется на среднем по схеме выхоходе которого получается оценка Вина текущем шаге вычислений. При поступлении управляющего импульса с входа 19 в регистре 52 произойдет перемещение данных: ва входную ячейку регистра перейдет результат ви с выхода сумматора 51, а бывшее содержимое этой ячейки внпереместится в выходную ячейку, откуда будет поступать на входы сумматоров и выход блока рекуррентной оценки среднего. Такое состояние этого блока будет поддерживаться до прихода очередной измеряемой величины на вход устройства, после чего описанные процессы повторяются. Таким образом, блок 15 реализует вычисления по формуле 3).Функциональный преобразователь 21реализует функцию ограничения 64 (Е) по формуле (4),В предлагаемом варианте устройства3=1/4, т,е, ок=К" так что в блоке 57 производится вычисление корня четвертой степени (последовательное извлечение двух квадратных корней) из числа М и берется обратная величина, т.е, 1/4 Л, Полус ченное таким образом значение поступаетна плюсовой вход первого сумматора 58 и минусовый вход второго сумматора 59. На вторые плюсовые входы этих сумматоров подается оценка среднего значения ви.Компараторы 60 и 61 сравнивают величину йцн с верхней ви+ ои и нижней вы- дм границами, В исходном состоянии (после включения питания) на выходах компараторов устанавливаются нули, Если ви вышло зэ установленные пределы, то на выходе соответствующего компаратора появляется единица, а на выходе другого остается нуль.(Компараторы работают по управляющему импульсу с входа 25). Зти уровни поступают на вход дешифратора 62, который в зависимости от входной комбинации устанавливает единицу на одном из трех своих выходов, в результате чего открывается один из алелментов 63 И, Если ви превышает величину ви+ ди, то срабатывает компаратор 60, на верхнем по схеме выходе дешифратора 62 появляется единица и открывается элемент И 63, так что на выход функционального преобразователя 21 проходит значение ви+ дм: в другом случае, если Ви меньше вм-где, срабатывает компаратор 61, на нижнем по схеме выходе дешифратора 62 появляется единица, открывается элемент И 65 и нэ выход проходит значение Ви-ды . де дешифратора 62 и элемент И 64 пропускает на выход значение ви.Формула изобретения Устройство для вычисления текущего математического ожидания, содержащее синхронизатор, блок определения среднего арифметического значения, три сумматора, сдвиговый регистр, группу иэ г) сумматоров, где г - количество моментов, задаваемых исходя из заданной точности, группу из (2 г) блоков возведения в степень, блок вычисления коэффициентов, группу из г блоков умножения и блок памяти, первая группа выходов которого соединена с первыми входами сумматоров группы, выходы которых соединены с первыми входами одноименных блоков умножения группы, выходы которых подключены к входам первого сумматора, выходы блока вычисления коэффициентов подключены к вторым входам блоков умножения группы, тактовый вход устройства подключен к тактовым входам синхронизатора и блока вычисления среднего арифметического значения, первый информационный вход которого является информационным входом устройства и соединен с первым входом второго сумматора, выход которого подключен к информационным входам блоков возведения в степень группы, выход 1-го =2, г) блока возведения в степень, группы подключен к второму входу(г - 1)-го сумматора группы, первый и второй выходы синхронизатора соединены соответственно с входами синхронизации блока вычисления среднего значения и блоков возведения в степень группы, третий выход синхронизатора подключен к входу синхронизации сдвигового регистра, выходкоторого является выходом устройства и соединен с первым входом третьего сумматора и с вторым входом второго сумматора, четвертый, пятый и шестой выходы синхронизатора подключены к входу управлениязаписью и к второму информационному входу блока вычисления среднего арифметического значения и к входу синхронизаций блока вычисления коэффициентов, о т л ич а ю щ е е с я тем, что, с целью повышения точности работы устройства при работе в реальном масштабе времени, в устройство введены блок деления, два сумматора, двэ компаратора, три элемента И, дешифратор, блок извлечения корня четвертой степени и блок вычисления оценки моментов, сосгоящий из двух групп сумматоров, группы делителей и группы регистров, причем выход блока вычисления среднего арифметического значения соединен с первь 1 ми входами четвертого и пятогосумматоров, выход четвертого сумматора подключен к первым входам первого компаратора и первого элемента И, выход пятого сумматора подключен к первым входам второго элемента И и второго компаратора, выход "Больше" которого и выход "Меньше" первого компаратора соединены с входами дешифратора, первый, второй и третий выходы которого подключены соответственно к вторым входам первого и второго элементов И и к первому входу третьего элемента И, выходы которых через схему МОНТАЖНОЕ ИЛИ соединены с информационным входом сдвигового регистра, пятый выход синхронизатора соединен с входами делителя блока деления и делителей группы и через блок вычисления корня четвертой степени с вторыми входами четвертого и пятого сумматоров, выход первого сумматора подключен к входу делимого блока деления, вход синхронизации которого соединен с седьмым выходом синхронизатора, а выход подключен к второму входу третьего сумматора, выход которого соединен с вторыми входами компараторов и третьего элемента И, восьмой выход синхронизатора подключен к входам синхронизации компараторов, выход )-го блока возведения в степень группы (где )=(г 1) - 2 г) подключен к первому 5 входу соответствующего сумматора первойгруппы, вторые входы сумматоров первой группы соединены с второй группой выходов блока памяти, выход каждого сумматора первой группы подключены к входу делимо го соответствующего делителя группы, выходы делителей группы соединены с первыми входами одноименных сумматоров второй группы, выходы которых подключены к информационным входам 15 соответствующих регистров группы, выходкаждого из которых соединен с третьим входом одноименного сумматора первой группы, с вторым входом одноименного сумматора второй группы и с соответствую щим входом блока вычисления коэффициентов, восьмой, девятый и десятый выходы синхронизатора подключены соответственно к входам синхронизации делителей группы, входам установки в "0" и управления 25 сдвигом регистров группы.оставитель С,Ионкинехред М.Моргентал Корректор М,Са кая ктор Е,Папп изводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина,кэз 1242ВНИИП Тираж 415 осударственного комитета по изоб 113035, Москва, Ж, РауПодписноеениям и открьтиям при ГКНТ СССкая нэб., 4/5