Многоканальный цифровой интерполирующий фильтр для частотного уплотнения каналов

(59 4 0 06 Р 15/56 САНИЕ ИЗОБРЕТЕНИЯ ЬСТВУ ВТОРСКОМУ СВИ асшир- еретен миров ать плотнено в излок 1 постоян- умматоры ор 8, уми счетчик СКЛ 10 ЧАЮ- тчики и злеблок 16каплива 14, втоок 18 н ИСКЛЮГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР 1(21) 4309711/24-24(46) 30.11,89. Бюл. Нф 44 (71) Специапьное конструкторско-технологическое бюро с опытным производ ством при Белорусском государственном университете им,.В.И. Ленина (72) А.Н. Карташевич, В.М. Приходько и А.А. Фомин(56) Авторское свидетельство. СССРУ 1401480, кл. О 06 Р 15/553, 1986. (54) МНОГОКАНАЛЬНЫЙ ЦИФРОВОЙ ИНТЕР-.ПОЛИРУЮЩИЙ ФИЛЬТР ДЛЯ ЧАСТОТНОГОУПЛОТНЕНИЯ КАНАЛОВ(57) Изобретение относится к радиотехнике и вычислительной технике и .может быть использовано в устройствах многоканальной связи с цифровой обработкой сигнала; Цель -ние области применения, Изопозволяет дополнительно .форгрупповой сигнал частотно-уных каналов за счет того, чвестный фильтр, содержащийоперативной памяти и блок 5ной памяти, накапливающие с2 и 4, первый адресный сумматножитель З,счетчик 11 выборки6 канала, блок 7 элементов И.ДИЧЕЕ ИЛИ, первый и второй сч12,13, блок 9 синхронизациимент ИЛИ 10, введены второйпостоянной памяти, третий нищнй сумматор 15, коммутаторрой адресный сумматор 17, блпамяти адреса, элементы И 1ЧАЮЩЕЕ ИЛИ 20. 2 ил.20 Частотное уплотнение каналов40 осуществляется следующим образом,Из входных сигналов с граничной частотой Р., которая связана с частотой дискретизации выражением Р /2 = = Р /М, по каждому каналу Формируются квадратурные составляющие сигнала путем домножения на множители вида з 1 п(2 и ОТ Р /2) = ваап(2 /М); соя(21 ИР/2) = соз(2 Ф/М).Фильтр работает следующим образом.При появлении высокого уровня на входе 23 Фильтра счетчик 11 выборки переключается в следующее состояние, блок 9 синхронизации Формирует сигналы, необходимые для работы устройства, и производится Формирование55 квадратурных составляющих путем умно. жения входных выборок на значения синуса и косинуса модулирующей ФункИзобретение относится к радиотехнике и вычислительной технике и,можйт быть испольэовано в устройствах многоканальной связи с цифровой об 5 работкой сигнала.Цель изобретения - расширение области применения Фильтра за счет Ф рмирования выходного группового с гнала. ОНа Фиг. приведена структурная с ема фильтра; на Фиг.2 - структур-, ная схема блока синхронизации.Многоканальный цифровой интерполиующий Фильтр для частотного уплот ения каналов содержит блок 1 оперативной памяти, первый накапливающий сумматор 2, умножитель 3, второй накапливающий сумматор 4, первый блокпостоянной памяти, счетчик 6 канаов, блок 7 элементов ИСКЛЮЧАЮЩЕЕЛИ, первый адресный сумматор 8, .блоксинхронизации, элемент ИЛИ 10, четчик 11 выборки, первый и второй четчики 12 и 13, коммутатор 14, тре ий накапливающий сумматор 15, второй . лок 16 постоянной памяти, второй аденый сумматор 17, блок 8 памяти дреса, элемент И 19, элемент ИСКЛЮ, АЮЩЕЕ ИЛИ 20, входы 21-23 и выходы 30 24 и 25.Блок 9 синхронизации образуют лемент ИЛИ 26, счетчик 27, Формироатели 28-30, счетчик 31, элемент И 32, элемент ИЛИ 33, элементы И 34 3535, элемент ИЛИ 36, триггеры 37-39 элемент ИЛИ 40 и генератор 41 синхроимпульсов. ции, которое выполняется следующимобразом. С входа 22 через элементИЛИ 10 импульс сопровождения проходит на вход счетчика 6 каналов ипереводит его в следующее состояние, код с первого выхода счетчика 6каналов поступает на первый адресный вход блока 1 оперативной памяти,на адресный вход блока 18 и черезэлемент И 19, на первый вход которого поступает высокий уровень с входа 23, на второй вход второго адресного сумматора 17, на первый входкоторого поступает сигнал с. выходаэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ 20, на первый вход которого поступает высокийуровень с"входа 23, а на его второйвход поступает значение младшегоиз разрядов с выхода элемента И 19,Второй адресный сумматор 17 последовательно Формирует коды адреса, поступающие на вход блока 16 постоянной памяти, из которого последовательно считываются значения косинуса и синуса модулирующей Функции ипоступают на второй вход умножителя 3, на первый вход которого черезкоммутатор 14 с входа 21 Фильтрапоступает значение выборки входного.сигнала. На управляющий вход коммутатора 14 поступает управляющий кодс седьмого выхода блока 9 синхронизации, в результате чего к выходукоммутатора 14 подключается егопервый вход. В первом такте умножений на значе.ние косинуса модулирующей Функциирезультат записывается в первую поло;вину блока 1 оперативной памяти поадресу, который Формируется на втором адресном входе первым адреснымсумматором 8 через блок 7 под управлением сигналов, поступающих с шестого выхода блока 9 синхронизации. Вовтором такте умноженный на значениесинуса модулирующей Функции результат записывается во вторую половинублока 1 оперативной памяти (первую/вторую половину блока оперативнойпамяти 1 переключает импульс, поступающий на управляющий вход .блокаоперативной памяти с шестого выходаблока 9 синхронизации по адресу,сформированному на втором адресномвходе адресным сумматором 8,С приходом следующего импульсасопровождения на вход 22 фильтра15257 счетчик 6 каналов переключается вследующее состояние и происходит обработка информации следующего канала аналогично описанному,5После занесения в блок 1 оперативной памяти значений квадратурных составляющих по всем каналам высокийуровень с входа 23 Фильтра снимаетсяи Фильтр переходит в режим интерполирования,Режим интерполирования для каждойквадратурной составляющей сигналавыполняется в фильтре следующим образом. С третьего выхода блока 9 синх ронизации на вход первого счетчика12 поступают тактовые импульсы, напервом выходе данного счетчика последовательно формируются коды, которые поступают на второй вход первого 20адресного сумматора 8, на первыйвход которого поступает код с выходасчетчика 11 выборки.В первом такте информация из блока1 оперативной памяти считывается по 25адресу, Формируемому на выходе адресного сумматора 8, и поступает навход второго накапливающего сумматора 2. Во время второго такта на входуправления блока 7 поступает уровень 30логической единицы с третьего выходапервого счетчика 12 и информациясчитывается из блока 1 оперативнойпамяти по преобразованному блоком 7адресу и суммируется во втором накап-: З 5ливающем сумматоре 2.После двух тактов считывания код свыхода второго накапливающего сумма-тора 2 через второй вход коммутатора 14 поступает на первый вход умножителя 3, на второй вход которогопоступает значение коэффициента импульсной характеристики фильтра. Адрес для считывания коэффициента импульсной характеристики Фильтра изпервого блока 5 постоянной памятипоступает с первого выхода первогосчетчика 12. Результат умножения свыхода умножителя 3 заносится в накапливающий сумматор 4 по импульсам,поступающим на его управляющий входс второго выхода блока 9 синхронизации. Импульсы с первого выхода бло-ка 9 синхронизации поступают на управляющий вход накапливающего сумматора 4 и обнуляют его,Первый счетчик 12 переключаетсяв следующее состояние, и во времяследующих двух тактов выполняется 16 6обработка считанной из блока 1 оперативной памяти информации в соответствии с описанным.После считывания из блоа 1 оперативной памяти И/Ь выборок и обработки их аналогично описанному на выходе накапливающего сумматора 2 формируется код проинтерполированной выборки по первому каналу, на третьем выходе счетчика 12 формируется импульс, который поступает на первый вход блока 9 синхронизации, который формирует управляющие сигналы третьего этапа обработки.На третьем этапе на пятом выходе У 9 блока.9 синхронизации формируется управляющий код для коммутатора 14, в результате чего к его выходу подключается его третий вход, на седьмом выходе формируется сигнал выбора второго блока 16 постоянной памяти, на четвертом выходе формируется импульс, который через элемент ИЛИ 10 переводит в следующее состояние счетчик 6 каналов и формирует канал записи в блок 18 памяти адреса.Проинтеролированные выборки с выхода накапливающего сумматора. 4 через третий вход коммутатора 14 поступают на первый вход умножителя 3, на второй вход которого поступают значения синуса и косинуса моделирующей функции из блока 16 постоянной памяти. Адрес считываемого из блока 16 постоянйой памяти значения формируется на выходе второго адресного сумматора 17, на второй вход которого поступает через элемент И 19 код с первого выхода счетчика 6 каналов, на третий; вход второго адресного сумматора 17 поступает информация с выхода блока 18 памяти адреса, где хранится код адреса, который был использован при обработке предыдущей выборки, Код адреса с выхода второго адресного сумматора 17 поступает на вход второго блока 16 постоянной памяти, после чего этот код заносится в ту же ячейку блока 18 памяти адреса, из которой был считая. С выхода умножителя 3 результат умножения заносится в третий накапливающий сумматор 15, затем аналогично описанному обрабатывается вторая квадратурная составляющая. В результате на выходе накапливающего счмма 15257161 ора 15 Формируется первая точка Группового сигнала частотно-уплотненных каналов. Аналогично описанному обрабатыва 5 ются и последующие каналы. После обработки Я каналов Фильтр переходитрежим ожидания до прихода следуюего сигнала на вход 23 Фильтра.Блок синхронизации работает следу-,10 щим образом, На первом этапе обработи импульсом с первого входа блока 9 инхронизации устанавливается второй риггер 38 и импульсом сопровождениячетвертого входа блока 9 синхрониации устанавливается триггер 37, ровень логической единицы с выхода ервого триггера 37 Формирует на пяом выходе блока 9 синхронизации правляющий код для коммутатора 14, 20помощью элемента ИЛИ 26 Формирует а седьмом выходе блока 9 синхрониации сигнал выбора для второго блоа 16 постоянной памяти и с помощью лемента ИЛИ 40 разрешает генератору 25 В 1 Формировать последовательность инхроимпульсав, которая с помощью лемента И 35 Формирует на шестом выходе блока 9 синхронизации сигнал управления записью в блок 1 оперативНой памяти, и на выходе элемента ИЛИ 36 Формируется сигнал выбора полови 1 ь блока 1 оперативной памяти, во вре Мя первого такта выбирается первая Половина блока 1 оперативной памяти, о время второго такта " вторая полоина, С помощью элемента. И 35 на третьем выходе блока 9 синхронизации формируются тактовые импульсы для первого счетчика 12. Через два такта (умножение на значения синуса и косинуса.модулирующей Функции) одноразрядный счетчик 31 сбрасывает триггер 37.После первого такта результат умножения на значение синуса модулирующей Функции записывается в первую половину блока 1 оперативной памяти, после второго такта результат умно-жения на значение косинуса модулирующей Функции заносится во вторую половину блока 1 оперативной памяти, По следующему импульсу сопровождения счетчик 6 каналов переходит в следующее состояние и описанная пос 55 ледовательность выполняется для сле-. дующего канала. После обработки всех каналов импульсом с второго входа блока 9 синхронизации второй триггерПредлагаемое ет, помимо инте налов по Я канал устроиство позволяполяции входных сигам,производить Форвого сигнала частотмирование груп но-уплотненных алов. ормула изобретени Мно пЪ циФровой интерподля частотного уплотсодержащий блок операвыход которого соедианальнь лирующии Фильтрнения каналовтивной памяти,нен с первым входом первого накапливающего .сумматора, умножитель, выходкоторого соединен с первым входомвторого накапливающего сумматора,выход которого является первым выходом Фильтра, блок синхронизации, первый, второй и третий выходы которого соединены соответственно с вторымвходом второго накапливающего сумматора, вторым входом первого накапливающего сумматора и входом первогосчетчика, первый, второй и третийвыходы которого соединены соответст 1венно с первым входом блока синхронизации, первым входом блока элементов ИСКЛИЧАИЩЕЕ ИЛИ и объединенными первыми входами первого блокапостоянной памяти и первого адресного сумматора, выход которого соединен с вторым входом блока элементов 38 сбрасывается и блок 9 синхронизации переходит к Формированию управляющих сигналов для второго этапа обработки.По Фронту импульсов на первом входе блока 9 синхронизации устанавливается триггер 38 и Фильтр переходит в режим интерполирования, кото" рый выполняется аналогично прототипу,.После окончания режима интерполяции блок 9 синхронизации начинает Формировать управляющие сигналы для третьего этапа обработки. Импульсом с третьего входа блока 9 синхронизации устанавливается триггер 39, уровень логической единицы с выхода триггера 38,задним Фронтом переводит в следующее состояние одноразрядный счетчик 27 и Формирует на пятом выходе блока 9 синхронизации управляющий код для коммутатора 14, с выхода одноразрядного счетчика 27 с помощью Формирователя 29 на четвертомвыходе блока 9 синхронизации Форми.оуется импульс записи для блока 18, 152571ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с первым входом блока оперативной памяти, счетчик выборки, входкоторого объединен с третьим входомблока синхронизации и является входомзадания режима работы Фильтра, выходсчетчика выборки соединен с вторымвходом первого адресного сумматора,элемент ИЛИ, выход которого соединенс входом счетчика каналов, первыйи второй выходы которого соединенысоответственно с вторым входом блока оперативной памяти и входом второго счетчика, первый и второй выходы 15которого соединены, соответственно счетвертым входом блока синхронизации и вторым входом первого блокапостоянной памяти, выход которогосоединен с первым входом умножителя, 20четвертый выход блока синхронизациисоединен с первым входом элементаИЛИ, второй вход которого являетсясинхронизирующим входом фильтра,о т л и ч а ю щ и й с я тем, что, с 25целью расширения области примененияфильтра за счет Формирования выходного группового .сигнапа, в него. введены коммутатор, третий накапливающий сумматор, второй блок постоянной 30памяти, блок памяти адреса, второйадресный сумматор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И, первый вход которого объединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и подключенк входу задания режима работы цийрового Фильтра, второй вход элемента Иобъединен с первым входом блока памяти адреса и подключен к первому выхо 16 1 Оду счетчика каналов, выход элемента И соединен с первым входом второго адресного сумматора и вторым входом элемента ИС 1 ПЮЧАЮЩЕЕ ИЛИ, выход которого соединен с вторым. входом второго адресного сумматора, выход которого соединен с первым входом второго блока постоянной памятии вторым входом блока памяти адреса, выход и третий вход которого подключены соот" ветственно к третьему входу второгоадресного сумматора и четвертому выходу блока синхронизации, пятый вход и пятый выход блока синхронизации подключены соответственно к синхронизирующему входу Фильтра и первому входу коммутатора, выход которого соединен с вторым входом умножителя, второй и третий входы коммутатора подключены к выходам соответственно первого и второго накапливающих сумматоров, четвертый вход коммутатора является инйормационным входом Фильтра, шестой выход блока синхронизации соединен с третьим входом блока оперативной памяти и первым: входом. третьего накапливающего сумматора, второй вход которого объединен с четвертым входом блока оперативной памяти и подключен к выходу умножителя, выход третьего накапливающего сумматора является вторым выходом фильтра, седьмой выход блока синхронизации соединен с. третьим входом первого блока постоянной памяти и вторым входом второго блока пос" тоянной памяти, выход которого подключен к первому входу умножителя,1525716 Составитель Огар Техред А.Кедакт рректор Т. Мале Тираж б 68венного комитета по изоб 113035, Москва, Ж, Ра КНТ СССР оизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 Заказ 722845НИИПИ Государст Бочароук Подписноеетениям и открытиямушская наб., д, 4/5