Устройство для контроля умножения по модулю три

Номер патента: 1361556

Автор: Варакин

ZIP архив

Текст

ОСУДАРСТВЕННЫЙ КОМИТЕТ СС О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКР(21) 4016690/24-24 (22) 03.02.86 (46) 23.12.87. Бюл. М 47 (72) 10.С. Варакин (53) 681.3(088.8) (56) Патент США У 3873820, кл, С 06 Г 11/08, опублик. 1976.Авторское свидетельство СССР Р 595737, кл. 6 06 Г 11/08, 1978. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ УМНОЖЕНИЯ ПО МОДУЛЯ ТРИ (57) Изобретение относится к вычислительной технике и может быть использовано для обнаружения неисправностей арифметических устройств вычислительных машин при выполнении операции умножения нормализованных двоичных кодов. 1,ель изобретения - повышение быстродействия устройства. Сомножители поступают на регистр 1 множителя и регистр 3 множимого. С помошью блока 2 анализа разрядов множителя и группы 4 узлов свертки по модулю три блоки формирования контрольного кода группы 5 формируют конт-. рольные слова частичных произведений, которые складываются на шестиразрядном сумматоре 6. Результат сложения шестиразрядного сумматора 6 сворачивается узлом 7 свертки по модулю три и складывается на втором сумматоре 8 по модулю три с кодом свертки по модулю три регистра 3 множимого. На первом сумматоре 9 по модулю три формируется остаток по модулю три произведения, Выходные коды первого и в рого сумматоров 9, 8 по модулю три сравниваются в блоке 10 сравнения, выход исправления которого является выходом устройства. 2 з.п.ф-лы, 4 ил.Изобретсние относится к вычислительной технике и может быть использовано для обнаружения неисправностей арифметических устройств вычисли 5тельных машин при выполнении операции умножения нормализованных двоичных кодов.Целью изобретения является повышение быстродействия устройства.На фиг. 1 приведена функциональная схема устройства; на фиг. 2функциональная .схема блока анализаразрядов множителя и соединение егос регистром множителя; на фиг. 3схема подключения узлов свертки группы к выходам регистра множимого; нафиг. 4 - функциональная схема блокаформирования контрольного кода группы и подключение его к другим узламустройства,Устройство (фиг. 1) содержит регистр 1 множителя, блок 2 анализа гразрядов множителя, регистр 3 множи-мого, группу 4 узлов свертки по модулю три, группу 5 блоков формирования контрольного кода, шестиразрядный сумматор 6, узел 7 свертки по модулю три, второй сумматор 8 по модулютри, первый сумматор 9 по модулю три, 30блок 10 сравнения.Блок 2 анализа разрядов множителя(фиг. 2) содержит элемент И 11, двегруппы элементов И-ИЛИ 12 и 13,Блок 5 формирования контрольногокода группы содержит элементы И 14 и15, элементы ИЛИ-.НЕ 6 и 17, элементНЕ 18 и группу 19 полусумматоров.Устройство для контроля умноженияпо модулю три работает следующим образом,В регистр 1 множителя и регистр 3множимого поступают коды сомножителей. В блоке 2 анализа разрядов множителя и с помощью элементов И-ИЛИ 12и 13 первой и второй групп и элемента И 11 формируются управляющие сигналы наличия и отсутствия частнОгосдвига (на фиг. 2 обозначены дляудобства сигналами С и НС,),Выходы старших (К) разрядов регистра 3 множимого (кроме самого старшего ) соединены с входами первого узла свертки по модулю три группы 4(К - количество разрядов первого час 55тичного произведения, участвующихв формировании результата умножения).На входы каждого последующего узласвертки по модулю три группы 4 добавляются выходы двух очередных разрядов регистра 3 множимого к тем выходам, которые подключены к входам предыпущего узла.В блоках формирования контрольного кода группы 5 формируется контрольное слово для каждого частичного произведения. Так, например, для первого частичного произведения код с выхода первого узла свертки по модулю три группы 4 передается на выходы элемента НЕ 18 и полусумматоров группы 19 первого блока формирования контрольного кода группы 5, образующие выходы этого блока, без сдвига при наличии сигнала НС 1, со сдвигом на один разряд влево при наличии сигнала С 1, прямо или инверсно через второй и третий полусумматоры группы 19 в зависимости от значения сигнала на выходе второго разряда регистра 1 множителя. В случае передачи кода свертки по сигналу С 1 в младший разряд первого контрольного кода вдвигается РК+)-й разряд регистра 3 множимого.Аналогично контрольные слова формируются для последующих частичных произведений. Контрольные слова сумМмируются на - -входовом шестиразряд 2ном сумматоре 6, на входы переносов которого в младший разряд поступают сигналы с выходов всех 2 С-х раэряМ-Кдов регистра 1 множителя ( --- + 1М2( ( - -),2Эти сигналы учитывают единицу дополнительного кода у частичных произведений, все разряды которых участвуют в формировании результата, умножения, Результат сумматора 6 сворачивается узлом 7 свертки по модулю три, результат которой в свою очередь складывается на втором сумматоре 8 по модулю три со сверткой множимого. Далее в блоке 10 сравнения результат второго сумматора 8 по модулю три сравнения со сверткой по модулю три результата умножения, получаемой на выходе первого сумматора 9 по модулю три.Рассмотрим конкретный пример контроля умножения. Пусть множитель имеет код 110000, а множимое - 111111.Все группы зарядов множителя, кроме последней, сформируют в блоке 213615 30 100000 100000 + 01001 анализа разрядов множителя управляющие сигналь 1 НС; С, равные нулям,Для стартпей группы разрядов в блоке анализа разрядов множителя сформи 5руются сигналы НС=1; С=О; а=1.В блоке Формирования сверток разрядон множимого для данных кодовсформирутотся 1 СВ=1 и 2 СВ=О для каждой свертки,1 ОВо всех блоках Формирования контрольного кода группы 5, кроме последнего, с помощью управляющих сигналовНС=О; С=О; а=О сформируются контрольные слова, равные по значению 100000.В последнем блоке формированияконтрольного кода частичного произведения с помощью управляющих сигналов НС=1: С=О; а=-1 сформирутотся контрольные слова, равные по значению010011.Учитьвая, что на входы переносовв младший разряд многовходового шестиразрядного сумматора 6 поступает сигнал а=1, формируемый н последнемблоке Формирования контрольного кодагруппы 5, результат на выходе шестиразрядного сумматора 6 будет иметьследуюттее значение 1010100 35Свертка результата шестиразрядного сумматора 6 равна для данного случая значению 00 тна выходе узлаIсвертки по модулю три).На сумматоре 8 по модулю три код 4000 суммируется со значением СВИ=01,н результате на выходе Формируетсякод 01, который и является контрольным кодом устройства,В устройстве умножения по аналогичньм управляющим сигналам НС; СФормируются частичные произведениян дополнительном коде.О О О О О О О О0 О О О О О О О 50+110000001111111 1,10111101Свертка результата умножения с учетом переноса из старшего разряда результата имеет значение 01, т.е. совпадает с результатом устройства для контроля умножения тто модулю три,56 4В данном примере младшие разряды частичных произведений (отмечены знаком Х) могут быть отброшены, при этом в устройстве контроля умножения все равно будет сФормирована правильная контрольная свертка, равная свертке усеченного результата умножения,тттормулаиз обретения 31. Устройство для контроля умножения по модулю три, содержащее регистры множителя и множимого, ттервый сумматор по модулю три и блок сравнения, причем выход первого сумматора по модулю три соединен с первьм инфармационньм входом блока сравнения, информационнье входы регистров множителя и множимого являются соответственно входами множителя и множимого устройства, информационньпт вход первого сумматора по модулю три является входом произведения устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, н него введены узел свертки по модулю три, группа узлов свертки по модулю три, второй сумматор по модулю три, шестиразрядный сумматор, блок анализа разрядов множителя, входы каждого 1-го узла свертки кода и группа блоков формирования контрольного кода, причем информационный выход регистра множителя соединен с информационным входом блока анализа разрядов множителя, информационные входы каждого 1-го узла свертки и по модулю три группы соединены с прямыми выходами всех р-х разрядов регистра ш смножимого (1 Сь"- +2 ( р (2Э+ 2 (1-1) ), прямые выходы всех 1-х разрядов регистра множителя соединены с соответствующими входами переноса шестиразрядного сумматора пт пт( + 1 й ) информационный выход шестиразрядного сумматора соединен с входом узла свертки по модулю три, выход которого соединен спервым информационным входом второгосумматора по модулю три, второй инФормационный вход которого соединен пт с выходом ( + 1)-го узла сверт 256 6 5 13615 ки по модулю три группы, выход второго сумматора по мопулю три соединен с вторым информационным входом блока сравнения, выход несравнения которого является выходом неисправности устройства, каждый г"й информационный выход группы всех формирователей контрольного кода группы соединен с соответствующим входом слагаемого г"го разряда шестиразрядного сумма тора, выход каждого узла свертки по модулю группы соединен с информационным входом соответствующего формирователя контрольного кода группы, входы признака дополнения и признака 15 инверсии каждого 1-го Формирователя контрольного кода группы (1 1, ) соеди 2 нены с прямыи выходом (1+1+2(1-1 -го 2 р разряда и прямым выходом 2-го разряда регистра множителя, вход признака сдвига первого формирователя контрольного кода группы соединен с прямыи выходом первого разряда регистра 25 множителя, каждый 1-й выход признака сдвига группы блока анализа разрядов множителя соединен с входом признака сдвига (1+1)-го формирователя контрольного кода группы, выходы призна о .ка отсутствия сдвига группы блока анализа разрядов множителя соединены с входами признака отсутствия сдвига соответствующего формирователя контрольного кода группы. 352, Устройство по п, 1, о т л и - ч а ю щ е е с я тем, что блок анализа разрядов множителя содержит элемент И и две группы элементов И-ИЛИ, причем первый и второй входыэлемента И соединены соответственно с инверсным входом первого разряда и прямым входом второго разряда информационного входа блока, первыйвход каждого 1-го элемента И-ИЛИ 45 первой группы соединен с прямым входом 2 (1+1)-го разряда информационного входа блока (1 1- 1), гдеИ50 М - разрядность регистра множителя,второй и третий входы каждого 1-гоэлемента И-ИЛИ первой группы соединены с инверсными входами (21+1)-гои 2 1-го разрядов информационноговхода блока соответственно, четвертый вход каждого 1-го элемента И-ИЛИпервой группы соединен с инверсным входом 2(1+1)-го разряда информационного входа блока, пятый и шестойвходы каждого 1-го элемента И-ИЛИпервой группы соединены с прямымивходами (21+1)-го и 2 1-го разрядовинформационного входа блока соответственно, выход элемента И и выходыэлементов И-ИЛИ первой группы образуют группу выходов признаков сдвига группы, первый и второй вход каждого1-го элемента И-ИЛИ второй группысоединены с прямым входом 21-го иинверсным входом (21+1)-го разрядовинформационного входа блока соответственно, третий и четвертый входыкаждого 1-го элемента И-ИЛИ второйгруппы соединены с инверсным входом21-го и прямым входом (21+1)-го разрядов информационного входа блока,выходы элементов И-ИЛИ второй группы образуют группу выходов признаковотсутствия сдвига блока.3. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок формирования контрольного кода группы содержит элемент НЕ, два элемента И,два элемента И-ИЛИ и группу полусумматоров, причем выходы элемента НЕи полусумматоров группы образуютгруппу информационных выходов блока,вход элемента НЕ объединен с первымиВходами всех полусумиаторов группы иобразует, вход признака инверсии блока, первые входы первого и второгоэлементов И-ИЛИ. образуют информационный вход блока, выходы первого ивторого элеиентов И и первого, второго элементов И-ИЛИ соединены с вторыми входами первого, второго, третьего и четвертого полусумматоров группы соответственно, второй вход пятогополусумматора группы объединен с вторыми входами первого и второгоэлементов И-ИЛИ, первым входом первогоэлемента И и образу.ет вход признакасдвига блока, первый вход первогоэлемента И-ИЛИ объединен с третьимвходом второго элемента И-ИЛИ, первый вход второго элемента И-ИЛИ объединен с первым входом второго элемента И, третий вход первого элементаИ-ИЛИ объединен с четвертым входомвторого элемента И-ИЛИ, вторым входом второго элемента И, и образу.етвход признака отсутствия сдвига блока, второй вход первого элемента Иявляется входом признака дополненияблока.оставитель В. Гречнеехред А.Кравчук дактор В, Бугренко рректор А, Зимокос Заказ 6291 ое нно те 1130 уШ Производственно-полиграфическое предприятие, г.ужгород, ул.Проектна Тираж 671ИИПИ Государстпо делам изоб( Подписикомитета СССРи открытийая наб д. 4/

Смотреть

Заявка

4016690, 03.02.1986

ПРЕДПРИЯТИЕ ПЯ А-3162

ВАРАКИН ЮРИЙ СЕРГЕЕВИЧ

МПК / Метки

МПК: G06F 11/08

Метки: модулю, три, умножения

Опубликовано: 23.12.1987

Код ссылки

<a href="https://patents.su/6-1361556-ustrojjstvo-dlya-kontrolya-umnozheniya-po-modulyu-tri.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для контроля умножения по модулю три</a>

Похожие патенты