Устройство для вычисления синуса

(54) УСТРОЙСТВО ДЛ ЫЧИСЛЕНИЯ СИ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(57) Изобретение относится к вычислительной технике и может быть использовано в арифметико-логических устройствах цифровых вычислительныхмашин, а также в виде самостоятельного устройства, Целью изобретенияявляется расширение динамическогодиапазона вычислений синуса числаза счет вычисления функции ягпХ вформе с плавающей запятой. В устройство для вычисления синуса числа,содержащее первй и второй блоки 5и 6 постоянной памяти, сумматор 8,умножитель 7, первый и второй регистры 1 и 2, дополнительно введены первый и второй сдвигатели И второй умножитель. В устройстве происходитвычисление порядка и мантиссы синусачисла. 4 ил./устройствам для вычисЛения синусачисла с плавающей запятой, и можетбыть использовано в составе арифметико-логических устройств цифровых вычислительных машин, а также в видесамостоятельного вычислительного устройства.Цель изобретения - расширение диа Опазона входных чисел.Сущность изобретения заключаетсяв том, что расширение динамическогодиапазона происходит за счет того,что синус числа А = ра вычисляется 15в форме с плавающей запятой, т.е.я 1 пА = рф Ь,где р - основание системы счисления(Р = 2 1 с = 1 2 3 4)порядок, представленный 20двоичными разрядами,а,Ь - мантисса, представленнаядвоичными разрядами,На фиг. 1 изображена структурная25схема предлагаемого устройства; нафиг, 2 - структурная схема блока преобразования порядка, на фиг, 3 - график функции я 1.п А, иа фиг, 4 - графикфункции (яхпА)А,Устройство для вычисления синуса числа содержит первый регистр 1, второй регистр 2, сумматор 3 порядка, первый сдвигатель 4, первый блок 5 постоянной памяти, второй блок 635 постоянной памяти, первый умножитель 7, сумматор 8, второй умножитель 9, второй сдвигатель 10. Причем вход первого регистра 1 является входом порядка устройства, вход второго регистра 2 - входом мантиссы устройства выход первого регистра 1 соединен с первым входом сумматора 3 порядка и управляющим входом первого сдвигателя 4, выход второго регистра 2 - с информационным входом первого сдвигателя 4, выход старших разрядов первого сдвигателя 4 соединен с адресными входами первого 5 и второго 6 блоков постоянной памяти. Выход младших раз рядов первого сдвигателя 4 соединен е вторым входом первого умножателя 7, выход первого блока 5 постоянной памяти - с первым входом сумматора 8, выход второго блока 6 постоянной памяти - с первым входом пернЬго умно- жителя 7, выход которого соединен с вторым входом сумматора 8, выходом соединенного с пергым входом второго 25 2умножателя 9, второй вход которого подключен к выходу второго регистра 2 выход старшего разряда второго умножителя 9 соединен с вторым входом блока 3 преобразования порядка, управляющим и информационным входами второго сдвигателя 1 О, выход младших разрядов второго умножителя 9 также соединен с информационным входом второго сдвигателя 10, выход которого является выходом мантиссы устройства, Выход блока преобразования порядка является выходом порядка устройства (Фиг. 1).Сумматор 3 порядка (фиг. 2) выполнен в виде двоичного разрядного сумматора 11 и элемента НЕ 12, причем вход первого слагаемого сумматора 11 является первым входом блока 3 преобразования порядка, вход элемента НГ является вторым входом сумматора 3 порядка, выход сумматора является выходом сумматора порядка, выход элемента НЕ соединен с всеми разрядами второго входа сумматора, на вхол переноса в младший разряд сумматора подается сигнал логического нуля,Ка вход предлагаемого устройствапоступает число А в форм с плавающей запятой, причем0 А=Числа, лежащие вне этого диапазона, являются для устройства некорректными, поэтому результат вычисления функции я 1 пА для этих чисел ошибочен.Пусть В - результат вычисления значения функции я 1 пА, получающийся на выходах устройства (фиг. 3)В = р Ь = я 1 пАя 3 п(р а), (2)3ьгде Д - порядок результата, Ь - мантисса результатаЗнак = указывает на то, что вычисление я 1 пА производится с некоторой допустимой погрешностью (обычно не превышаюшей в арифметических устройствах величины р 2 ).Масса а нормализованного числа А не выходит из диапазона- 11а = 1-2Э3 1319025 4 в этом же диапазоне должна находить- гателе переводится из формы с плаваюся и мантисса результата, щей запятой в форму с фиксированнойИзвестно (фиг. 4), что для диапа запятой, т.е, при к0 происходит зона (1) сдвиг мантиссы а на с разрядов вправо,5 при М ъ О происход т сдвиг мантиссы1--06366197а на с разрядов влево, при а. = 0А сдвиг отсутствует. На втором этапепроисходит собственно вычисление величины Г в соответствии с(6) Я; =оЬ; = а Р,з 1 пА =р Ь,45 шип(Р) ) тдп( )1 Р Величина Р в предлагаемом устройстве вычисляется в два этапа. На первом этапе число А в первом сдви(9) А=Х;+У-Х; где В, - промежуточное значение порядка;Ь - промежуточное значение манР : (зпА)/А и 1 ъ. Р 3 0,6366197 на интервале (1), причем Проведя окончательную нормализацию результата промежуточных вычислений, получаем результат 35 где Я - порядок результата посленормализации, 40Ъ - мантисса результата после нор 1мализации, т.е. -- с Ь с 1.рЭти рассуждения справедливыдлялюбых р, так как где р = 2 , к = 1,2,3,4. 50Из (6) следует, что яновной частью процесса вычисления величины здпА является процесс вычисления промежуточной величины Р(я 1 пА) /А, где А = р а. 55 где Р(Х) - значение функции в точках,определяемых числами фор.мирующимися на выходестарших разрядов первогосдвигателя3Р (Х) - значение производной функции в точках, определяемых числами, формирующимися на выходе старших разрядов первого сдвигателя;У - число, формирующееся навыходе младших разрядовпервого сдвигателяХ - число, формирующееся навыходе старших разрядовпервого сдвигателя.Таблица величин Г(Х ) хранится в первом блоке постоянной памяти, табIлица величин Г (Х,) - во втором блоке постоянной памяти, Умножение ве/личины Р (Х;) на величину У происхо. - дит в первом умножителе, сложение ве. личин Р(Х ) и Р (Х ) У происходит в сумматоре, на выходе которого. формируется величина Р. Умножение величины Рна а происходит во втором умножителе, а окончательная нормализация результата осуществляется во втором сдвигателе и блоке преобразования порядка.формирующееся на выходах первого сдвигателя число представляет собой сумму чисел Х и У, где Х - число, формирующееся на выходе 18 старших разрядов первого сдвигателя 4; У - число, формирующееся на выходе 21 старшего разряда первого сдвигателя 4.В предлагаемом устройстве весь диапазон изменения числа Х разбит на .отрезков. При этом для вычисления величины производится замена кривой (здпА/А), изображенной на фиг. 4, набором прямолинейных отрезков.Для любых У выполняется соотно- шение5 1319025Вычисление величины на 1-м интервале производится в соответствии с равенством Ь = Р(А) а,(16) з 1 иАР(А)А где А - число, формирующееся навыходах первого сдвигате О ля 4.Первый сдвигатель 4 производитсдвиг мантиссы исходного числа А нак разрядов, причем, если ю 6 положительное, сдвиг производится влево, 15 если м отрицательное, сдвиг производится вправо, если ыО, сдвиг отсутствует. При сдвиге влево в младших разрядах сдвигателя образуютсянули, а при сдвигах вправо в старших 20 разрядах сдвигателя формируются нули.Второй сдвигатель производит нормализацию результата, формирующегосяна выходах второго умножителя 9.Второй умножитель 9 производитумножение мантиссы а исходного числаА на величину Р(А) в соответствии с(16)Первый блок 5 постоянной памятихранит таблицу величин Г(Х 1), д 30 щ 0,1,(2" -1), а второй блок 6 постоянной памяти - таблицу величинГг(х;, ) - г(х;)1При помощи первоиго умножителя 7 производится опера ция Гг(Х , ) - Р(Х;)3 д (Х, - Х,) Ь = Х - Х = 2(Х - Х,) может быть записана в виде 2 1 Р(Х;,)- 45Р(Х )1 .Устройство (фиг. 1) работает следующим образом.Блок 3 преобразования порядка вычисляет порядок Л результата в соответствии с правилом,В =. о - Ч, (15) Р(А) Р(Х ) +- - У, (10)Р(х) -г(х; 2(Х -Х,) причем величина Р(Х ) выдается изпервого блока 5 постоянной памяти,величина выдается из второго блока 6 постоянной памяти, умножение величины г(х )-г(х,) /(х., -х,.) на величину У производится в первом умножителе 7,. сложение величин Гг(х)-Р(х,)1- и Р(х) осуществля(х; -х;)ется в сумматоре 8, умножение величины на величину Г - во втором умно- жителе 9, а окончательная нормализация результата вычисления - в сумматоре 3 порядка и во втором сдвига- теле 10.Для простоты реализации предлагаемогоустройства весьдиапазон изменения величины разбивается наодинаковых отрезков, причем2, (11) где 1 - раэрядност. выхода 18 старших разрядов первого сдвигателя 4.Тогда где о - порядок исходного числа;Ч - старший разряд второго умножителя 9,а остальные узлы вычисляют (с некоторой погрешностью) мантиссу результа- та где а - мантисса исходного числа,г(х;) - г(х, Я3., уиа при помощи сумматора 8 - вычисление величины Р(А). Формула изобретения Устройство для вычисления синуса, содержащее два блока памяти, сумматор, первый умножитель, два регистра, сумматор порядка, о т л и ч а ю щ е - е с я тем, что, с целью расширения диапазона входных чисел, в него введены два сдвигателя и второй умножитель, информационные входы первого и второго регистров являются входами порядка и мантиссы аргумента устройства соответственно, выход первого регистра соединен с входом первого слагаемого сумматора порядка и с входом управления величиной сдвига первого сдвигателя, выход второго ре 1379025гистра соединен с информационным входом первого сдвигателя и с входомпервого сомножителя второго умножителя, выход старших разрядов первогосдвигателя соединены с адресными вхо.дами первого и второго блоков памяти, выходы младших разрядов первогосдвигателя соединены с входом первого сомножителя первого умножителя,.выходы первого и второго блоков памяти соединены с входами первого слагаемого сумматора и второго сомножителя первого умножителя соответст,венно, выход которого соединен с входом второго слагаемого сумматора,выход которого соединен с входом второго сомножителя второго умножителя выход которого соединен с инфор-мационным входом второго сдвигателя,выход старшего разряда второго множителя соединен с инверсными входамиразрядов второго слагаемого сумматора порядка и с входом управления Ю .величиной сдвига второго сдвигателя,выход которого является выходом мантиссы устройства, выход сумматорапорядка является выходом порядкаустройства.1319025 ЭлА ЛСоставитель З.Шершнева Редактор О.Бугир Техред М,Ходанич КорректорГ.Решетник Заказ 2513/43 Тираж 672 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4