Устройство для преобразования двоичного кода в код магнитного носителя

(Ю (11) СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 57 4(51) С 06 Р 5/О ОБРЕТЕН тлив нем вход 2а строиство по п, 1,е е с я тем, чтобразователь выпол в вид ной п ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ;И ОТНРЫ ОПИСАНИК ПАТЕНТУ(54)(57) 1. УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ДВОИЧНОГО КОДА В КОД ИАГНИТНОГО НОСИТЕЛЯ, содержащее входной преобразователь и сдвиговый регистр,информационные входы которого соединены с выходами входного преобразователя, информационные входы которогосоединены с информационными входамиустройства, первый тактовый вход которого соединен с тактовым входомсдвигового. регистра, выход которогоявляется выходом устройства, о т л ич а ю щ е е с я тем, что, с цельюрасширения класса решаемых задач засчет обеспечения минимизации постоянной составляющей хранимых кодовых по.следовательностей, в него введеныблок вычисления текущей разности,интегратор разности, состоящий изсумматора и регистра, группа элементов ИСКЛЮЧАКЩЕЕ ИЛИ, одноразряднаясхема сравнения и блок управлениясдвигом, содержащий два Э -триггераи элемент И-НЕ, первый и второйвходы которого соединены соответственно с инверсным входом первогои прямым выходом второгоЗ -тригге-. ров, синхровходы которых соединены с первым тактовым входом устройства, второй тактовый вход которого соединен с тактовым входом регистра и с О-входом первого 2 -триггера, прямой выход которого соединен с З-входом второго З-триггера, выход элемента И-НЕ соединен с управляющим входом сдвигового регистра, дополнительный информационный. вход. которого соединен с выходом одноразрядной схемы сравнения, с управляющим входом входного преобразователя и с первыми входами элементов ИСКЛЮЧАЮЦЕЕ ИЛИ группы, вторые входы которых соединены соответственно с выкодами старших разрядов блока .вычисления текущей разности, информационные входы которого соединены соответственно с информационными входами устройства, а выходы младшего и старшего разрядов блока вычисления текущей разности соединены соответственно с входами младшего разряда первой группы входов сумматора и с первым входом одноразрядной схемы . сравнения, второй вход котороФ соединен с выходом старшего разряда регистра, входы которого соединены с выходами сую.оратора, входы старших разрядов первой группы которого соединены с выходами элементов ИСКЛЮЧАЮ,ЩЕЕ ИЛИ группы, входы нуля и единицы блока вычисления текущей разности являются выходами нуля и единицы устройства, выходы регистра соединены с входами второй группы сумматора.Т а блиц я 7 МР 00000 -5(10 11) 00001 -3(1(01, ООО 1 О -3(1101( 00011 - 1(1111) 00100 -3 ( 11.) 1 ( 00101 -1 1111) 5(0101) 3(0011) 3(0011) 1(0001) 3(0011) 1(0001) 1(0001) 11111 0000 11110 0001 11101 0010 11100 0011 11011 0100 0101 11010 00110 - 1 ( ( , 111001 0110 15 , 1148Кроме того, элемент НЕ 30 подготавливает срабатывание элемента И-НЕ 28.Двоичная "1", хранящаяся в триггере25 и представленная как (1111), ввиде двоичной "1" поступает черезэлементы 28-29 на вход схемы сравнения, на другой вход которой поступаетразряд знака разности положительногокодового слова, использованного длявходного слова (0011). Следовательно, 1 рна оба входа схемы 4 сравнения подаются "единицы", на выходе элемента 22формируется "0", который приводит кобразованию "единичного" сигнала выбора 8,. Следовательно, вместо выбора 15положительного кодового слова (00011),что привело бы к нежелательному увеличению длины двоичных "нулей", выбирается отрицательное .кодовое слово(11100),20Таким образом, для предотвращениянежелательной длины, если текущеезначение вариации цифровой суммы рав-.но нулю, то для представления последующего информационного слова выбира ется кодовое слово, разность которогоимеет противоположный знак относительно знака разности непосредственно предшествующего кодового слова (впротивном случае работа устройства вобоих вариантах одинакова)Логическая схема блока 3 вычисле-,ния текущей разности (фиг,б) можетиспользоваться в обоих вариантахпредлагаемого устройства (фиг.3,5).Дешифратор 32 определяет, равно ли35 572 16копируемое слово одному из заданных "информационных слов, и шифрует с по-.мощью элементов НЕ-ИЛИ 33, 34 кодразности.В соответствии с другим методом кодирования каждое положительное кодовое слово имеет положительную разность, а каждое отрицательное ко довое слово имеет отрицательнуюразность. В табл.2 приведены положительные и отрицательные кодовые слова, которые используются для представления каждого инфоряационногослова, вместе с соответствующей имразностью (и цифровым представлениемэтой разности) каждого кодового слова. Табл.2 отличается от табл.1 темЭчто старший разряд положительного кодового слова может принимать значение"1" либо двоичного "0", тогда какстарший разряд каждого положительногокодового слова в табл. 1 может принимать только нулевое значение. Разность каждого положительного кодовогослова в табл.2 положительна, тогда как в табл.1 разность положительного кодового слова может быть как положительной, так и отрицательной (в зависимости от конкретной конфигура" ции двоичных разрядов в кодовом слове).Вариант реализации устройства, которое может использоваться для ко. дирования входного слова в кодовое слово в соответствии с тайп.2, приведен на фиг,7.-1(1111) 1 ОО 1 О О 11 О 1 1101 1 ООО 1 -1(1111) 0111 О 11 Ю Огггг юооо -з(гг ог) 11111 Каждый из выходов дешифратора 35 25 предназначен для выявления входного информационного слова среди заданных групп слов. Элемент НЕ-ИЛИ 36 формирует на выходе "1", если входное информационное слово равно одному из 30 пяти наперед заданных слов.Входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 37-38 соединены вместе для приема инвертированного значения старшего разряда вариации цифровой суммы, хранящегося в регистре 21. Выходы элемента НЕ 23, элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 37, 38 соответствуют трем старшим разрядам вычисленной разности кодового слова, которое испольэу ется для представления входного информационного слова, а младший двоичный разряд разницы равен "1", По- чученное четырехразрядное цифровое представление вычисленной разности передается на входы А сумматора 20, на входы В которого подается цифровое представление вариации цифровой сум мы е.Пороговый блок 39 предназначен 50 для определения, содержит ли входное слово три или более "единицы". В частности, элемент И-НЕ 40 предназначен для определения, является ли входное информационное слово словом 55 (0111). белементы И-НЕ 40-43 срабатывают при появлении входного слова (1111), На. выходе элемента НЕ-ИЛИ 44 формируется сигнал "1", когда принимается любое из укаэанных наперед заданных информационных слов..Выход этого элемента сравнивается со старшим разрядом вариаций цифровой суммы, хранящейся в регистре 21, поСредством элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 45, выходной сигнал которой используется в качестве сигнала старшего разряда кодового слова, причем в зависимости от значения этого выходного сигнала (1 или 0) остальные четыре разряда кодового слова в этом случае представляют собой инверсные или прямые значения входного информа ционного слова.Взаимодействие порогового блока 39 с входным преобразователем 1 приводит к образованию отрицательного кодового слова, старший разряд которого равен "0" и которое имеет отрицательную разность, если значение вариации цифровой суммы положительно во всех случаях, кроме тех случаев, когда входное информационное слово соответствует одному из пяти отдельных состояний. В этом случае старший разряд отрицательного кодового слова изменяется на "1". Аналогично пороговый блок 39 осуществляет управление входным преобразователем для формирования положительного кодового слова.Входной преобразователь 1 и блок вычисления текущей разности могут-5(11011) 111111100 00000011 19 , 1148 быть реализованы на постоянном запоминающем устройстве, которое может также использоваться для осуществления функций порогового блока 39,Постоянное запоминающее устройство может содержать, например, тридцать две адресуемые ячейки памяти восьмиразрядных слов, причем двоичные разряды Ро-О 1 изображают пяти- разрядное кодовое слово, а остальные 1 О три разряда 0 -0 , отведены для трех старших разрядов цифрового представления разности. Для адресации каждой ячейки может использоваться пятиразрядное,слово, поступающее на адресные 15 входы, Стар 1 пий разряд адресного слова может представлять знак вариациицифровой суммы. Остальные четыре разря", да адресного слова отведены для изображения четырехразрядного информационного слова. Если реализуется табл.2, то всякий раз, когда разряд знака вариациицифровой суммы равен "0", производится - д адресование тех ячеек, в которых хранятся отрицательные кодовые слова, при этом конкретный адрес ячейки запоминающего устройства задается самим информационным словом. Таким образом, определенное кодовое слово, считывае- мое из ПЗУ, является точным представлением принятого на входе информационного слова, при этом оно выбирается как функция знака текущего значения вариации цифровой суммы. Помимо этого, в этой самой ячейке памятихранятся три из четырех разрядов, представляющих разность указанного кодового слова.Интегратор разности 5 в предлагаемом устройстве может быть выполнен иа реверсивном счетчике (фиг.8), при 572 20чем блок вычисления текущей разности в этом случае может быть опущен.Счетчик 46 "интегрирует" двоичныеединицы" кодовых слов, которые последовательно и поразрядно выдвигаются иэ сдвигового регистра 2. Таким образом, промежуточный результат подсчета, содержащийся в рассматриваемом счетчике в данный момент времени, представляет собой вариацию цифровой суммы переданных до этого кодовых слов. Если рассматривать более подробно, то можно .сказать, что двоичная. "1", поступившая с выхода сдвигового регистра 2 на вывод управления направлением счета счетчика 46, разрешает увеличивать хранящееся в это время число в данном счетчике при поступлении каждого синхронизи рующего импульса СКЗ, Наоборот, дво 1ичный "0", поданный на вывод управления направлением счета, позволяет уменьшать результат подсчета счетчи" ка при поступлении каждого синхронизирующего импульса. Сйнхронизирующие импульсы СКЗ представляют собой инверсные значения вышеописанных синхронизирующих импульсов СК 2, при этом каждый синхронизирукщий импульс СКЗ синхронизирован с передаваемым двоич. ным разрядом кодового слова. По окончании сдвига всего кодового слова старший разряд содержимого реверсивного счетчика 46 представляет знак вариации цифровой суммы, т.е. опреде ляет, являетея ли вариация цифровой, суммы положительной или отрицательной.Аналогично описанным устройствам .могут быть построены устройства для преобразования восьмиразрядных слов в девяти и десятиразрядные. Переходные таблицы для них - табл.З и 4,-6 (11010) -4 (11100) -6(11010) -6 (11010) -8(11000) 11111100 11111101 111110 1011111100101111110110111111101011111111 4 (00100) 6 (00110) 6(00110) 8(01000) Результаты по выбору определенного кодового слова для представления входного информационного слова в зависимости от текущей вариации .цифровой суммы сведены в табл.5. Предполагается, что.приемлемыми являются пять типов кодовых слов: 1) каждое информационное слово может быть пред. ставлено кодовым словом, имеющим ну"левую разность, 2) каждое информационное слово представляется кодовым словом с нулевой разностью и другим кодовым словом, имеющим положитель. ную разность, 3) каждое информационное слово представляется кодовым словом с нулевой разностью и другим кодовым словом, имеющим отрицательную разность, 4) каждое информацион-. ное слово представляется кодовым словом с положительной разностью и другим кодовым словом, имеющим отрицательнуе разность; 5) каждое инфор.мационное слово представляется кодовым словом с положительной разностью,Таблица 5 1) Нулевая2) Нулевая503) Нулевая4) +5)Нулевая Х ,Х Х ХХ ХХ Х Х Х Х Х 1000000111 1000001000 1000000001 1000 О 01010 1000001011 1000001100 1000001101 1000001110 . 1000001111 1011111011 0111110001 0111110000 0100000100 0100000011 0100000010 0100000001 0100000000 другим кодовым словом с нулевой разностью и еще одним кодовым словом,имеющим отрицательную разность. Знак"Х" указывает, какое из этих кодовыхслов выбирается, если значение теку 40 щей вариации цифровой суммы (ВЦС) положительно, отрицательно или равнонулю,4 Разность +ВЦС -ВЦС 0 ВЦС кодовых слов Блок-схемы, представленные на фиг.9, 10 и 11 содержат и/ю-разряд.26 ный входной преобразователь 1 кода, вого слова передается ш-разрядное сдвиговый регистр 2 и селектор 48 ко- кодовое слово, формируемое входным дового слова. В каждом иэ вариантов преобразователем 1, и в соответствии реализации и-разрядноеинформационное с этим кодовым словом указанный сеслово передается в преобразователь 1лектор формирует сигнал выбора Зз. в параллельном коде. Входной преоб- Селектор кодового слова содержит. блок разователь предназначен для перевода . 3 вычисления текущей разности и инн-разрядного информационного слова в тегратор 5 разности, показанные насоответствующее,ему в-.разрядное кодо- фиг.7.вое слово, причем указанное ш-разряд Оное кодовое слово передается в парал- В вариантавариантах реализации, показанных дельном коде в сдвиговый регистр, 2 на фиг 9-11 бг. - , могут ыть предусмотрекоторый осуществляет последователь" ны блоки 24 соки сравнения разности. с конную передачу а-разрядного кодового . стартов.(нслова. роме того, каждьй селектор :ц но на фиг.5) для ограничения нежелакодового слова осуществляетущ вляет формиро- тельной длины двоичных "нулей" или ванне сигнала выбора 8, который ис- " ин ф вв , - единиц в тех случаях, когда текущее пользуется для выбора положительного значение вариации цифровой суммы ранили отрицательного кодового слова. но. наперед заданной величине нап и- Селектор 48 содержит блок вычисления меу нулю. Помимо этого, предволага- текущей разности, одноразрядную схей, рядну ему .лось, что .разность равна числу двоичсравнения и Интегратор разности. ф фных единиц , содержащихся в кодовомк показано на фиг. 10 селеф . , лектор слове, минус число двоичных "н лей" 48 кодового слом по клвченсдвигового регистра 2 и со ер содержит ии- .д ходимости разность мажет быть вычисг. , в селекгор кодо-, содержащихся в кодовом слове.1148572ного преобразователя, выходы которого соединены с группой выходов младших разрядов постоянного запоминающего устройства, группа выходовстарших разрядов которого являетсявыходами блока вычисления текущейразности,6, Устройство по п.1, о т л и -ч а ю щ е е с я тем, что в нем блоквычисления текущей разности содержитгруппу входных элементов НЕ, дешифратор комбинаций с разностью отличнои от +1, две группы элементов НЕ-ИЛИ и группу элементов НЕ,выходы которьл являются выходамистарших разрядов блока вычислениятекущей разности выход первого разряда которого соединен с входом логической .единицы, выход группы младших разрядов блока вычисления текущей разности соединен с выходамиэлементов НЕ-ИЛИ первой группы, выходы элементов НЕ-ИПИ второй группысоединены с входами соответствующихэлементов НЕ второй группы, входыэлементов ИЕ-ИЛИ обеих групп соединены с соответствующими группами выходов декоратора комбинаций с разностью отличной от +1, первая группавходов которого соединена с информационными входами блока вычислениятекущей разности и с входами входныхэлементов НЕ группы, выходы которыхсоединены с второй группой входовдешифратора комбинаций с разностьюотличной от +17Устройство по п.1, о т л и -ч а ю щ е е с я тем, что в нем блоквычисления текущей разности содержитгруппу элементов НЕ, элемент НЕ-ИЛИи дешифратор комбинации с разностью2, первая группа входов которогосоединена с информационными входамиблока вычисления текущей разности ис входами элементов НЕ группы, выхо 5. Устройство по п.1,. о т л и - ч а ю щ е е с я тем, что в нем входной преобразователь и блок вычисления текущей разности выполнены в виде постоянного запоминающего устройства, адресные входы младших разрядов которого соединены с информационными входами устройства, адресный вход старшего разряда является дополнительным информационным входом вход-ды которых соединены с второй группой входов дешифратора комбинацийс разностью )2, первый выход которого является выходом старшего разряда блока вычисления текущей разности, выход младшего разряда которого соединен с выходом элемента НЕ-ИЛИ, входы которого соответственно соединены со всеми выходами, кроме первого, дешифратора комбинаций с разностью 2.114872 иг, иг,О ЩПЯЩК Заказ 1618(47 Тираж 710ПоБщелг Филвал ППП ффПатент ф, г.Уагород, уд.Проектим,,:использовано при построении устройствпреобразования информации в коды,испольэуемые магнитными носителями.Известно устройство для преобразования двоичного кода в код магнитного носителя, содержащее два генератора импульсов, модулятор, кодирующее устройство, триггер Шмидта,фор- щмирователь импульсов, два триггерас соответствующющ связями Я ,Недостаток известного устройствазаключается в невозможности слежения и минимизации постоянной составляющей кодовой последовательности.Наиболее близким к предлагаемомуявляется устройство преобразованиядвоичного кода в код магнитного носителя, содержащее входйой преобра- зпзователь и сдвиговый регистр, информационныевходы которого соединены свыходами входного преобразователя,информационные входы которого соеди,нены с информационными входами устройства, первый тактовый вход которого соединен с тактовым входом сдвигового регистра, выход которого явля,ется выходом устройства.Кроме того, известное устройство Мсодержит управляющую память, блок декодирования, память специальных символов и счетчик.Недостаток известного устройстватакже состоит в невозможности слеже- рния и минимизации постоянной составляющей кодовой последовательностиЦель изобретения - расширениекласса решаемых задач за счет обеспе"чения минимизации постоянной составляющей хранимых кодовых последовательностей.Поставленная цель достигаетсятем, что в устройство для преобразования двоичного кода в код магнигного носителя, содержащее входной преобразователь н сдвиговцй регистр,информационные входы которого соединеныс выходами входного преобразователя,.информационные входы которого соеди, щиены с информационнымн входами уст.ройства, первый тактовый вход кото-.:рого соединен с тактовым. входом сдвигового регистра, выход которого является выходом устройства, введены ублок вычисления текущей разности,интегратор разности, состоящий из сумматора и регистра, группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, одноразряднаясхема сравнения и блок управлениясдвигом, содержащий два 0-триггера иэлемент И-НЕ, первый и второй входыкоторого соединены соответственно синверсным выходом первого и прямымвыходом второго Э-триггеров, синхровходы которых соединены с первым тактовым входом устройства, второй тактовый вход которого соединен с тактовым входом регистра и с Р-входомпервого О-триггера, прямой выход которого соединен с 0-входом второгоО-триггера, вцход элемента И-НЕ соединен с управляющим входом сдвигового регистра, дополнительный информационный вход которого соединен с выходом одноразрядной схемы сравнения,с .управлянзцим входом входного преобразователя и первыми входами элемен-.тов ИСИИОЧИОЩЕЕ ИЛИ группы, вторыевходы которых соединены соответственно с выходами старших разрядов блока .вычисления .текущей разности, информационные входы которого соединены соответственно с информационнцмн входами устройства, а выходы младшегои старшего разрядов блока вычислениятекущей разности соединены соответственно с входами младшего разрядапервой группы входов сумматора и спервым входом одноразрядной схемысравнения, второй вход которой соединен с выходом старшего разряда регистра, входы которого соединены свцкодаьж сумматора, входы старшихразрядов первой группы которого соединены с выходами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, входы нуля н единицы блока вычисления текущей разностиявляются вцходамн нуля и единицыустройства, выходы регистра соединены с входами второй группы суммато,ра. Входной преобразователь выполнен . в виде группы элементов ИСКЛЮЧАЮ- ЩЕЕ ИЛИ, первые входы которых являются информационными входами входного преобразователя, вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы сое" динены с управляющим входом входного преобразователя, а выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы являются выходами входного преобразователя,Блок вычисления текущей разности содержит вычитатель и первый и вто рой узлы вычисления числа единиц,каждый из которых состоит из элемен 1148572та И и элемента ИСКЛ 10 ЧАЮЩЕЕ ИЛИ,первый и второй, входы которого соединены соответственно с первым и вторым входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИи являются информационными входамиблока вычисления текущей разности,выходы которого соединены с выходамивычитателя, входы переноса и первогоразряда первой и второй групп которого соединены с входом логической 1 Оединицы блока вычисления текущей разности, входы вторых разрядов первойи второй групп вычитателя соединенысоответственно с выходами элемен.тов ИСКПЮЧАЮЩЕЕ ИЛИ, входы третьих 15разрядов первой и второй групп вычитателя соединены соответственно с выходами элементов И, входы четвертыхразрядов первой и второй групп вычитателя соединены соответственно с 20входами нуля и единицы блока вычисления текущей разности,Одноразрядная. схема сравнения состоит из элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и элемен- .та НЕ, выход которого является выхо- ддом одноразрядной схемы сравнения,входы которой являются входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен со входом элемента НЕ.4Входной преобразователь и блок вы-, 10числения текущей разности выполненв виде постоянного запоминающего уст- ройства, адресные входы младших разрядов которого соединены с информацнонными входами. устройства, адресный вход старшего разряда являетсядополнительным информационным входомвходного преобразователя, выходы которого соединены с группой выходовмладших разрядов постоянного дополнительного устройства, группа выходов старших разрядов которого является выходами блока вычисления текущей разности,Блок вычисления текущей разности 45содержит группу входных элементов НЕ,дешифратор комбинаций.с разностьюотличной от +1, две группы элемен-тов НЕ-ИЛИ и группу элементов НЕ,выходы которых являются выходами . 50старших разрядов блока вычисления .текущей разности, выход первого разряда которого соединен с входом логической единицы, выход группы млад.ших разрядов блока вычисления текущей 5разности соединен с выходами элементов НЕ-ИЛИ, первой группы, выходыэлементов НЕ-ИЛИ второй группы соединены с входами соответствующих элементов НЕ второй группы, входы элементов НЕ-ИЛИ обеих групп соединены с соответствующими группами выходов дешифратора комбинаций с разностью отличной от +1, первая группа входов которого соединена с информационными входами блока вычисления текущей разности и с входами входных элементов НЕ группы, выходы которых соединены с второй группой входов дешифратора комбинаций с разностью отличной от +1.Блок вычисления текущей разности содержит группу элементов НЕ, элемент НЕ-ИЛИ и дешифратор комбинацийс разностью2 первая группа входовкоторого соединена с информационнымивходами блока вычисления текущей разности и с входами элементов НЕ группы, выходы которых соединены с второй группой входов дешифратора комбинаций с разностью 2, первый выход которого является выходом старшего разряда блока вычисления текущей разности, выход младшего разряда которо" го соединен с выходом элемента НЕ-И 3%, входы которого соответстФвенно соединены со всеми выходами, кроме первого дешифратора комбина 1ций с разностью 2.На фиг. 1 графически представлена пятиразрядная последовательность цифровых сигналов, на фиг.2 - кодо- граммы последовательностей слов и эпюры напряжений, на фиг.З - блоксхемы первого варианта реализации устройства для преобразования двоичного кода в код магнитного носителя, на фиг.4 - временные диаграммы работы сдвигового регистра и блока управления сдвигом на фиг.5 - блоксхемы второго варианта реализации предлагаемого устройства, на фиг,б логическая схема блока вычисления текущей разностн; на фиг,7 - блоксхема второго варианта реализации предлагаемого устройства; на фиг.8 - то же, третьего варианта реализации, на фиг.9-11 - скелетные схемы раз- . личных вариантов реализации предлагаемого устройства.Блок-схема одного.из вариантов предлагаемого устройства для примера преобразования четырехразрядного входного кода в пятиразрядный выходной код (п=4, ш=5) приведена на фиг.З.Устройство содержит входной преобразователь 1, сдвиговый регистр 2,блок 3 вычисления текущей разности, .одноразрядную схему 4 сравнения,интегратор 5 разности, блок 6 управления сдвигом и группу 7 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.Входной преобразователь 1 содержит группу 8 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а блок управления сдвигом6 - триггеры 9-10 и элемент И-НЕ 11,выход сдвигового регистра являетсявыходом 12 устройства, причем инфор- .мация вццается старшими разрядамивперед. На блок 6 .управления сдвигом поступают а первого 13 и второ-го 14 тактовых входов устройства,синхроимпульсы, форма которых отра,жена на фиг.4 (С,В). Блок 3 вычисленйя текущей разности содержит вычитатель 15 и первый 16 и второй 1узлы. вычисления. числа единиц, в каж.дый из которых входит элемент И 18 иэлемент ИСКЛЮЧАЮЩЕЕ ИЛИ 19. Интегратор 5 разности состоит. , из суммато- фра 20 и регистра 21. Одноразряднаясхема 4 сравнения содержит элемент, ИСКЛЮЧАКЩЕЕ ИЛИ 22 и элемент ЙЕ 23.Другой вариант реализации изобретения представлен на фиг.5. Здесь помимо блоков, указанных иа фиг.3 имеется блок 24 сравнения разности сконстантой, содержащий 0-триггер 25,элементы И-НК 26-28,элемент НЕ-НШ 29и элемент НЕ 30. В-триггер 25 предназначен для хранения значения старшего разряда разности предшествующего входного слова. Выход элемента НЕ-ИЛИ 29 подключен к входу одно-,щразрядной схемы 4 сравнения для сопоставления со старшим разрядом раз-ности предварительно выбранного кодо.вого слова.Другой вариант реализации блока .4 Звычисления текущей разности, которыйможет быть использован в любой иэ1двух описанных структурных схем пред"лагаемого устройства, представлен нафиг.6. Этот блок содержит группувходных элементов НЕ 31, дешифратор32 комбинаций с разностью, отличнойот +1, первую 33 и вторую 34 группыэлементов НЕ-ИЛИ и группу элементов НЕ. Данный вариант представляетсобой двухъярусную И-ИЛИ комбинацирнную схему, но в соответствии с методами синтеза комбинационных схем, . он может быть реализован и на многоярусной комбинационной схеме,Вариант воплощения предлагаемого устройства, реализующего переходную таблицу 2, представлен на фиг.7.Блок вычисления текущей разности содержит дешифратор 35 комбинаций с разностью)2 и элемент НЕ-ИЛИ 36, первый .37 и второй 38 элементы ИСКЛЮЧАЗМ 1 ЕЕ ИЛИ,Пороговый блок 39 содержит элементы И-НЕ 40-43, элемент НЕ-ИЛИ 44 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 45. Предлагаемое устройство может быть построено (фиг,8) с использованием реверсивного счетчика 46 в качестве интегратора разности. В этом случаетребуется третий тактовый вход 47 устройства, соединенный со счетным входом реверсивного счетчика 46.На фиг.9-11 представлены структурные схемы различных вариантов воплощения предлагаемого устройства, каждый из которых включает и/ш-разрядный входной преобразователь 1, сдвиговьй регистр 2 и селектор 48 кодового слова, В каждом из вариантови-разрядное информационное слово передается в преобразователь 1 в параллельном виде. Преобразователь предназначен для перевода каждого.п-разрядного слова в соответствующее ему ш-разрядное кодовое слово, причем оно в параллельной форме передается в сдвиговый регистр 2, осуществлянзций последовательную выдачу ш-разрядного слова. Селектор 48 осуществляет формирование сигнала 8 , который используется для выбора положительного или отрицательного кодового слова, состоящего из ш разрядов, и содержит блок 3 вычисления текущей разности , одноразрядную схему сравнения 4 и интегратор разности 5.Предлагаемое устройство работает следующим образом.На фиг.1 показан пример пятиразрядного.кодового слова, для которого ш 5. Если двоичная "1" представляется положительным, а "0" - отрицательным уровнем постоянного напряжения, то при передаче последовательности слов будет возникать постоянная составляющая напряжения, зависящая от разностичислапереданных единиц и нулей. Будем называть разностью ЭЯР величину0 ЯРфп -п,.7 1148где и - число "единиц", содержащихсяв цифровом слове,и - число "нулей", образующихто же самое цифровое слово.Для ш-разрядного кодового слова 5и +по=ш. Следовательно, разностьРБР=2 п ш. Выражение "вариация цифровой суммы" относится к величине по-:стоянной составляющей, получаемойпосредством интегрирования последовательных двоичных "единиц" и "нулей"последовательных цифровых сигналов,например последовательных ш-разрядныхкодовых слов. Если цифровые слова передаютея в последовательном коде, 15то величина вариации цифровой суммыизменяется при поступлении каждогопоследующего двоичного разряда, На-пример, вариация цифровой суммы последовательно передаваемого слова 20(10010) изменяется последовательноот начальной величины (например, отнуля) следующим образом: +1, О, -1,0.В конце этого слова она примет значение -1. Отсюда следует, что раз- " Оность рассматриваемого слова (10010),равна -1. Таким, образом вычисляютразность для множества ш-разрядныхкодовых слов, которая представляет.постоянну 1 о составляющую этих слов. 39Кодовые слова выбираются таким обра-,зом, чтобы величина общей вариации,цифровой суммы была минимальной.Припередаче последовательности информационных или кодовых слов без ограни- Зчения их выбора возможны случаи,когда вариация цифровой суммы дляпоследовательности таких цифровыхслов будет неограниченно увеличиваться в положительном нли отрицательном направлениях. Однако в соответствии с изобретением устанавливается максимальная величина для вариации цифровой суммы, при этом определение ш-разрядных кодовых слон производится таким образом, чтобы общаявеличина вариации цифровой суммыуменьшалась. В табл.1 представлены пятиразрядные кодовые слова с положительной иотрицательной разностью для каждогочетырехразрядного информационногослова. Кроме того, в данной таблицедано цифровое представление положительной и отрицательной разности,причем отрицательные значения представлены в виде дополнительного кода.Таким образом, информационное слово(0000) может быть представлено либокодовым словом (00000), отнесенным втабл, к числу кодовых слов со знаком +, нли посредством кодового слова (11111), называемого как кодовоеслово со знаком в . Разность кодовогослова со знаком + равна -5, а цифровое представление разности -5 в видедополнительного кода до двух равно(101,1). Величина разности кодовогослова со знаком - равна +5, что вцифровой форме представляетея как9 1148Пусть требуется закодировать следующую последовательность информационных слов: (0000), (0001), (0010), (0011), (0100). Эти последовательности (фиг.2) представляются в следующие друг за другом периоды времеветственно. На фиг.2 В приводится разность для каждого кодового слова, на фиг.2 - выбор определенного кодо б вого слова, которое используется для представления соответствующего информационного слова, на фиг.2 Е - изображение формы сигналов для вариации цифровой суммы, которая вычисляется для каждого последовательного двоичного разряда выбираемых кодовых слов.Иэ фиг.2 видно, что при кодировании очередного информационного словаза основу берется вариация цифровой суммы, которая была вычислена для предшествующих кодовых слов. Если величина вариации цифровой сумма имеет положительный знак, то кодируемое инфррмационное слово представляется кодовым словом, имензцим отрицательную разницу. И, наоборот, если вычисленная вариация цифровой сующ имеет отрицательный знак, то инфор- Зо мационное слово представляется посредством кодового слова, имеющего положительную разность. Это означает, что в рассматриваемом примере макси. мальное значение вариации цифровой 35 суммы ограничено .величиной 15. Входное информационное слово (фиг.4) поступает на входи входного преобразователя 1, который в рассматриваемом случае формирует параллельное пятиразрядное кодовое слово для каждого входного четырехразрядного информационного слова, причем значе,ние старшего разряда выходного сло ва определяется сигналом выбора З. Если его значение равно "0", то остальные разряды кодового слова соответственно равнычетырем двоична разрядам входного слова. Значения 56 остальных четырех разрядов кодового слова являются дополнениями соответствующих разрядов входного слова,т.е. в результате работы входного преобразователя 1 образуются кодовыегИ слова со знаком + или -На выход Я сдвигового регистра выдается пятиразрядное кодовое слово 572 10в последовательном коде, старшим разрядом вперед.Временные диаграммы работы сдвигового регистра 2 и блока управления сдвигом приведены на фиг.4.Последовательность входных слов передается на входной преобразователь в последовательные периоды времени Т , Т;, Т; и т.д. На фиг.4 В отражейо формирование пягиразрядных кодовых слов, причем каждое слово передается на соответствующие входы А-Е сдвигового регистра 2.Сннхронизирующие импульсы СК 1, СК 2 показаны на фиг.4 С 40, причем импульсы СК 2 имеют частоту, которая в пять раз выше частоты импульсов СК 1. Состояние Р-триггера 10 отслеживает состояние синхрониэирующих импульсов управления (фиг.4 Е), а В"триггера 9 - состояние 0-триггера 10 сзадержкой на один период импульса сдвига СК 2.Элемент И-НЕ 11 формирует управляющий сигнал сдвига (1) или сигнал записи (О). Как показано на фиг.4 Н, пятиразрядное кодовое .слово в нараллельном коде, передаваемое на входы" А-Е сдвигового регистра 2 в момент формирования двоичного сигнала ввода, равного "0", вводится в сдвиговый регистр, а затем последовательно сдвигается на выход Я синхронно с поступлением каждого импульса СК 2, при единичном значении входа Ь. Блок 3 вычисления текущей разности предназначен для вычисления разностикаждого пятиразрядного кодового сло-ва. Иэ табл.1 следует, что разность кодового слова может быть определена на основе входного слова. Узлы 16 и 17 подсчитывают число "единиц", содержащихся соответсТвенно в первой и второй парах разрядов входного слова.Вычитатель 15 предназначен для удваивания подсчитанного числа двоичных "единиц" и вычитания из него числа 5.Если " 1" не содержится ни в одном из двух разрядов, поступающих на узел 1 б, то оба элемента ( И, ИСКЛЮЧАЮ-ЩЕЕ ИЛИ)формируют двоичные "нули".Если же в паре двоичных разрядов содержится только одна двоичная "1", то элемент ИСКЛЮЧАЮЩЕЕ ИЛИ формирует на выходе двоичную , в то время как на выходе элемента И образуется двоичный "0".:3 а счет сдвига кодов на входах вы-, читателя 15 и задания "е)Иниц" и "нулей на его выходах вычисляется величина разности, представляемая в виде 5передается на выход Т. Младший раз 10 15 20 Ъ 5 но, что абсолютная величина раэностейЗ 0 35 четы 1)ехразрядного числа на выходахс.У 1, Т и Х, причем старший разряд в таком цифровом представлении ряд на выходе Е з всегда равен двоичной "1", Старший разряд такого положительного кодового слова равен "О",при этом указанный старший двоичныйразряд равен сигналу выбора Б . Таким образом, полученный результатправильный, если входное слово кодируется как положительное. Однако,как следует из табл,1, если входноеслово кодируется как отрицательное,то знак вычисляемой разности долженбыть проинвертирован. Цифровое представление, формируемое посредстврмвычитателя 15, соответствует разности положительного слова. Если же информационное слово должно быть представлено отрицательным, старший разряд равен "1" и сигналу выбора (Бз),то цифровое представление, формируемое на выходах вычитателя, модифицируетсяВ частности, из табл.1 видположительных и отрицательных кодсвых слов, которые используются дляпредставления одного и того же информационного слова, одинакова, нознаки этих разностей противоположны,т.е. разность каждого положительного кодового слова является дополнениемдо двух для разницы отрицательногокодового слова. Эта операция выполняется группой элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7 в соответствии с состоянием сигнала выбора Б , который равен"О" при выборе положительного слова(элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 7 пропус"кают разряды Т, - ЙЗ без изменения),и равен двоичной "единице" при выборе отрицательного кодового слова(элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 7 формируют дополнение для значений разрядов.- Г ), Двоичная "1", формируемаяна выходе Е; , для всех цифровыхпредставлений положительных кодовыхслов остается без изменения, независимо от того, равен ли сигнал выбораБ "О" или "1". Это объясняется тем,что вычисляемая разность представляет собой нечетное число, для которого требуется, чтобь наименьший зна 40 45 50 55 72 12чащий ДВОичЕп 1133)яд 3 его 3 иф)о ном пред.тавлении был равен "1",Выходные сигналы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7 совместно с сигналом, формируемым на выходе ,Е вычитателя 15, образуют цифровое редставление разности, вычисленной для кодового слова, которое используется для представления входного слова, причем старший разряд обозначает знак разности, а остальные двоичные разряды представляют в цифровом виде абсолютную величину этой разности.Элемент ИСКЛЮЧАКИ 1 ЕЕ ИЛИ 22 сравнивает знак вариации цифровой суммы, вычисленной для предшествующих кодовых слов, со знаком положительного кодового слова, посредством которого представляется кодируемое информационное слово. Если знак разности (выход 2 з ) равен знаку вариации цифровой суммы (выход регистра 21), то на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 22 формируется "О", и, наоборот, если знаки разности и вариации цифровой суммы отличаются друг от друга, то элемент ИСКЛЮЧАЯЦЕЕ ИЛИ 22 формирует на.своем выходе "единицу", которая инвертируется инвертором 23 с образованием сигнала выбора Б равного двоичному "О, В начальный момент времени одноразрядная схема 4 сравнения управляет работой входного преобразователя таким образом,. что выбирается положительное кодовое слово. Если разность выбранного положительного кодового слова может привести к увеличению вариации цифровой суммы, предварительный выбор заменяется на противоположный и в сдвиговый регистр вводится отрицательное кодовое слово, После правильного выбора кодового слова обновляется величина вариации цифровой суммы. Это означает, что вариация цифровой суммы, которая была определена как функция предшествующих кодовых слов, обновляется таким образом, чтобы в ней дополнительно учитывалось выбранное в данное время кодовое слово, передаваемое в последовательном коде с выхода сдвигового регистра.В частности, новая величина вариации цифровой суммы определяется путем суммирования Вариации цифровой суммь, Вычислен)Ой для )р.вше твук)- щих кодоВых слонс )аз стью после13 1148 дующего кодового слова, введенного в сдв иговый ре гист р 2, Для эт ого на входы А сумматора 20 передается пяти- разрядный код разности, а на входы В - код текущей вариации цифровой суммы. На выходах 2исумматора 20 формируется четырехразрядный код новой вариации цифровой суммы, который передается на входы о 1и 1 Регистра 21, 10В другом варианте реализации устройства (фиг.5) предусмотрен блок 24, предназначенный для определения равенства текущего значения вариации цифровой суммы заданной величине и (в случае установления такого факта) для управления выбором следующего кодового слова с целью минимизации рабочей длины. Элемент И-НЕ 26 дешифрирует состояние регистра 21, напри мер величину (0000), Триггер 25 осуществляет временное хранение состояния старшего разряда разности предшествующего кодового слова. Запись информации осуществляется синхронизи д рукщим .импульсом СК 1 в то время, когда укаэанное кодовое слово выдвигается из сдвигового регистра 2. При запоминании новой вариации цифровой суммы в регистре 21 старший разряд разности запоминается в, Р-триггере 25.Блок 24 приводится в действие .элементом И-НЕ 26 для передачи стар,шего разряда разности предшествующего кодового слова, хранящегося в триггере 25, в схему 4 сравнения для сравнения со старшим разрядом вычисленной разницы выбранного кодового слова. Эту передачу осуществляют эле . менты 26-30, 40Пусть последующее информационное слово равно 1100, а разность ноцоаи- тельного кодового слова равна -1 Цифровое представление этой разности имеет вид (1111)45Поскольку вариация цифровой суммы, .хранящаяся в регистре 21 равна +1элемент И-НЕ 26 формирует "1", т.е. запрет элементу И-НЕ 28. для передачи"1", хранящейся в триггере 25. Но: этот же сигнал разрешает элемен-, ту И-НЕ 27 передавать. старший разрядхранящийся в регистре 21. Поскольку(по условию) хранящаяся в памяти ва- риаци цифровой суммы равна +1, что 55 представлено в цифровой форме в виде 0001, то старший разряд этой вариации равен двоичному "0". Этот дво 572 4 ичный "0" передается на вход элемен" та И-НЕ 27, где он инвертируется и поступает на элемент НЕ-ИЛИ 29, Вычисленная разность представляется в цифровом виде как (1111), откуда следует, что значение старшего разряда этой разности отличается от старшего разряда, хранящего"я в регистре 2. Следовательно, в этом случае схема сравнения 4 формирует на своем выходе сигнал выбора, равньй двоичному "0". В соответствии с этим сигналом в сдвиговый регистр 2 вводится положительное кодовое слово, цифровое представление которого имеет вид (01100). Кроме того, двоичная "1" старшего разряда вычисленной разности запоминается в триггере 25.. На входы А сумматора 20 передается отрицательная единица (11 И) а на входы В - положительная единица (0001) . Сумматор осуществляет слоаение разности выбранного кодового слова с текущим значением вариации цифровой суммы. В результате этого сложения новое значение вариации цифровой суммы уменьшаеТся до нуля и помещается для хранения в ре-;гистр 21. Пусть теперь цифровое представле:ние входного слова имеет вид (0011). В первом варианте устройства (фиг.З), .поскольку текущее значение вариации .цифровой суммы равно нулю, информационное слово (0011) представляется положительным кодовым словом. Непосредственно предшествующий код бып равен (01100), последовательность двоичных "нулей" начинается в этом случае от последиих двух "нулей" предшествующего кодового слова и занимает первые три двоичных "нуля" последующего кодового слова. Такая длина может неблагоприятно воздейстг вовать на самосинхроннэацию кодового слова. В соответствии с вариантом показанным на фиг.5, вместо положительного кодового слова в этом случае осуществляется выбор отрицательного кодового слова.В частности, текущее. значение вариации цифровой суммы (0000) фик-. сируется элементом И-НЕ 26, с выхода которого поступает "0", служащий запретом для элемента И-НЕ 27, что блокирует сравнение двоичного разряда зака, хранящегося в регистре 21, Разрядом знака вычисленной разности.