Аналого-цифровой квадратор

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 6 3 3/00; С 06 С 7/20 ПИСАНИЕ ИЗОБРЕТЕ Н АВТОРСКОМУ ЕТЕЛЬСТВУ в ИЛИ гр одами с уппы элемент вым входа диненных в элементов ходами - с выходного выходами,а вы -входами торыми в И второй информа группы, ионными второго р с я тем, области и родеиствия квадратора, в него дополнительно введены второй реверсивный счетчик, дешифратор, нуля и триггер знака, подключенный нулевым и единич ным входами к третьему и четвертому импульсным выходам блока коммутации соответственно, а выходом - к знаковому входу цифроаналогового преобразователя и третьему управляющему входу блока коммутации, соединенного четвертым управляющим входом,с выходом дешифратора нуля, первым потенциальным выходом - с вторыми вхо" з дами элементов И .первой группы, а вторым потенциальным выходом - с первыми входами элементов И второй группы, подключенных вторыми входами к выходам разрядов второго реверсивного счетчика, соединенного суммирующим входом с выходом первого элемента задержки, а вычитающим входам - с выходом второго элемента задержки и вычитающим входом первого реверсивного счетчика, выходы разрядов которого подключены к входам дешифратора нуля, а первый и второй импульсные выходы блока коммутации соединены с управляющими входами сложения и вычитания выходного сумматора соответственно, подключенного входом млад. шего разряда к шине логической единицы,ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТй 4(71) Сумский филиал Харьковскогоордена Ленина политехнического института им,В.И.Ленина(56) 1, Авторское свидетельство СССРР 365830, кл. Н 03 К 13/17, 1971.2. Авторское свидетельство СССР9 898447, кл. С 06 С 7/20,С 06 3 3/00, 1980.3. Введение в кибернетическуютехнику. Обработка физической инфор- .мации. Под ред,. Б.Н.Малиновского.Киев, "Наукова думка", 1979,с, 146 (прототип).(54) (57) АНАЛОГО - ЦИФРОВОЙ КВАДРАТОР,содержащий компаратор, подключенныйпервым входом к шине ввода аргумента, вторым входом - к выходуцифроаналогового преобразователя, импульсным выходом - к информационномувходу блока коммутации, а прямыми инверсным потенциальными выходами - к первому и второму управляющимвходам блока коммутации соответственно, соединенного первым и вторым импульсными выходами с входамипервого и второго элементов задержки соответственно, причем выходпервого элемента задержки подключенк суммирующему входу первого реверсив.ного счетчика, соединенного выходамиразрядов с цифровыми входами цифроаналогового преобразователя и первыми входами элементов И первойгруппы, подключенных выходами к перумматора, начиная с егоряда, о т л и ч а ю щ и йто, с целью расширенияменения и повышения быст 112037 АИзобретение относится к автоматике и вычислительной технике иможет быть использовано в составе специализираванцых вычислительцьх и управляющих устройств и систем. 5Известен аналого-цифровой ктзадратор, содержащий генератор импульсов,распределитель импульсов, элементы Ии ИЛИ, регистры, сумматор, цифроаналоговьтй преобразователь и компаратор 1,Известен также аналого-циспровойквадратор, содержащий генератор импульсов, делители частоты, распределитель импульсов, генератор лицсйна изменяющегося напряжения, нульорган, ключи, элемент ИЛИ и счетчике 21.Иедостатком квадраторов являетсяпониженное быстродействие, 20Наиболее близким к изобретению5 евляетс 51 а 11 алат 0 цифрОБОЙ квадратарсоцержащий компаратор, подключенныйпсртзым входом к шине ввода аргумента, тзторым входом - к выходу цифрааналогового преобразователя, импульсным выходом - к информационному входу блока коммутации, а прямым и ин-версным потенциальными выходами - кпервому и второму управляющим тзходам ЗПблока коммутации соответственно, соединенного пеРвым и вторым импульсцыми выходами с входами первого и второго элемецтов задержки соответственно, причем выход первого элемента задержки подключен к суммируощему вхо ду первого реверсивного счетчика, соединенного выходами разрядов с цифровыми входами цифроаналогового преобразователя и первыми входами элементов И первой груттпы, подключенных выходами к первым входам элементов ИЛИ группы, соединенных вторыми входами с выходами элементов И второй групы, а выходами - с ин,формационными входами выходного сумматора, начиная с его второго разряда, причем его первый разряд. подключен к первому импульсному выходу блока коммутации и вторым входам элементов И первой группы, а элементы Ивторой группы соединены первыми входами с инверсными выходами разрядов первого реверсивного счетчика, а вторыми входами в . с выходом второго элемента задержки, падключеццого входом к вьтчитатощему входу первого реверсивного счетчика 131.:.Сдостатком известного устрОЙстВа явл 5 ется Ограничен.тя Область при - мецец 1 ия из-за невозможности работысо зцакопео емец 11 и Бходцыми сигналами и сигналами Оальшого ровня а такжс пацитжецное ОыстролеЙстБис при уменьшении входного сигала:то абсолют цой величине из-за того, чта в этом случае формирование цавога содержттмого сумматора начинается спустя гремя задержки импульса лемецтом задержки. 1 ель изобретения - Оасширениеобласти применения и повьш:ениебыстродействия квадратора,т 1 оставлецная цель достигается тем,что в аналого-цифровой каадратарсодержащий компаратор, подключенныйпервым входом к:т 1 ице 3 Бада аргумее 1 та, Бторетм входом - к выходу цифроаналогового преобразовате.т импульсным выходом к . пИО 11 мацЕОному входу блока коммутации, а пряьтым и итзерсным потенциальцьттти Быхо. - .,аьти - кпервому и второму управляЕощим тзходамблока коммутации соответственно,соедиценетого первым и вторым имттульсыми гыходами с входами первого и второго элементов задсргки соответственно, причем выход первого злсмента задержт(и подключен к суммиру.ощему входу .первого реверсивного счетчика, соединенного выходами разряцифровыми входами цифроаналогового преобразователя и первттми входами элементов И первой группы, подключенных выходами к перттым входам элементов И.1 И г 1 уппы, соецинеттных Бторыми входами с зьГходами элемен - тотз И второй группы, а Быхадаь.и с информационными входами выходного сумматора, начиная с его второго разряда, дополнительно введе:ты зтарай резерсивный счетчик, де 115111 ратор нуля и триггер знака, подключенный нулевым и единичным входами к третьему и четвертому импульсць 1 м выходам блока коммутации соответственно, а выходом - к знаковому входу цифроаналогового преобразователя и третьему управляющему входу бттока коммутации соединенного четвертым управлятошим входом с выходом дешифратора нуля, первым потенциальным вь 1 ходам - с вторыми входами элементов И первой группы, а вторым потенциальным выходом - с первыми входами элементов И второй гвуптгы под 51120374 0 1 0 35 ключенных вторыми входами. к выходамразрядов второго реверсивного счетчика, соединенного суммирующим входомс вьгходом первого элемента задержки,а вычитающим входом - с выходом 5второго элемента задержки и вычитающим входом первого реверсивного счетчика, выходы разрядов которого подключены к входам дешифратора нуля,а первый и второй импульсные выходы 1 Облока коммутации соединены с управляющими входами сложения и вычитаниявыходного сумматора соответственно,подключенного входом младшего разряда к шине логической единицы, 15На фиг.1 изображена блок-схемапредлагаемого аналого-цифровогоквадратора, на фиг.2 и 3 - варианты выполнения функциональных схемблока коммутации и компаратора соот Оветственно,Аналого-цифровой квадратор (фиг, 1)содержит компаратор 1, цифроаналоговый преобразователь 2, триггер 3 знака, первый и второй реверсивные 25счетчики 4 и 5, блок 6 комутации,первый и второй элементы 7 и 8 задерж.ки, первую и вторую группы 9 и 10элементов И, группу 11 элементов ИЛИ,выходной сумматор 12, шину 13 логической единицы, шину 14 ввода аргумента и дешифратор 15 нуля (который может быть выполнен на элементе ИЛИ или на элементе И-НЕ). 4сирующего напреяыепрегышает заданное пороговое значение ЕОН 11 роаалогоьтпреобразователь 2 имеет линейную характерстьку, знак его выходного напряжа ия определяется состоянием выходного сигнала Т триггера ( плюс" - при нулевом и "минус" - при единичном).Вьгходье сигналы блока 6 являются опав:но-инверснь, обозначая ) 1 .1) 4 состояния первого, второго, третьего и четвертого импульсных выходов и 05 и 06 состояния первого и второго потенциальных выходоь состветственно, имеем 1-П 2, 03-04, 5-06 (причем для импульсвьходов это условие вьполяется только при поступлении очередного импульса на информационный вход блока коммутации, если таких импуль- сов нет то 01.=02:03=4=01, Блок 6 предсталяет собой комбинационную схему, опреде;яе;.Ую таблицей состояния "входь-вьхоць", которая для случая использования в качестве дешифратора 15 нуля элемента ИЛП (сигнал на выходе которого равен Н=О, только в том случае, когда код п счетчика 4 отличен от нуля) иьест,видБлок коммутации может быть выполнен, например, содержащим элементы ИЛИ 16, НЕ 17 и 18, И 19-21, ключи 22-25 и элемент 26 равнозначности (фиг.2). Компаратор может содержать схему 27 сравнения, пороговую схему 28, элемент НЕ 29, вычитающий узел 30, узел 31, выделения модуля, ключ 32 и генератор 33 импульсов (фиг.З).Компаратор 1 имеет два аналоговых входа: на первый вход с шины 14подается аргумент Х Щ , а на второй вход - компенсирующий сигнал Хф с выхода преобразователя 2, Если входной сигнал больше компенсирующего, то А=О, В=А=1 .(где А и В - сигналы на прямом и инверсном потенциальных выходах компаратора 1 ) . Наимпульсном выходе С компаратора последовательность импульсов формируется только в том случае, когда модуль разности Ь .входного и компен 0 О н )о 1 1 О 0 0 П 4 0 0 О 0 0 5 Устройст аботает следующим об остоянии с ммато 12 О,разом,В исходном с ъ ри счетчик 4 обнулены, а в счетчикекзаписано число 2 -1 (где К - числоразрядов счетчика).Пусть, для определенности, Х,)0При этом согласно таблице 5=1, Дб=т.е. на вторь входах элементов Игрупь 9 присутствует единичныйсиг" л. Когда велчна(1) / достигает значения с , вырабатьвается импульс на выходе С компаратора,который в этом состоянии устройст 1120374 .ва - при нулевом содержимом счетчика 4 - поступает на первый импульсный выход блока 6 независимо отсостояния триггера 3. Этот импульсдействует в два такта,Б первом такте он вызывает прибавление к содержимому сумматора удвоенного содержимого счетчика 4(удвоение достигается за счет сдви 10га на один разряд в сторону старшихразрядов) и единицы к его младшемуразряду, т,е, в сумматоре оказывается записанной единица,Бо втором такте он добавляет единицу в реверсивные счетчики 4 и 5(в результате в счетчике 4 записана единица, а в счетчике 5 - нуль).Кроме того, при Ц =О и 1 И.) )Оформируется импульс на третьем импульсном выходе блока 6, устанавливающий в нуль триггер 3, Увеличениесодержимого счетчика 4 на единицувызывает соответствующее увеличение (при Т=О) сигнала Х) на выходе преобразователя 2. Если сигналХ 1,Ц продолжает расти, то на импульсном выходе компаратора 1 формируются импульсы, каждый из которьгх, п -йпо порядку, вызывает прибавление ксодержимому сумматора 12 числа 2(м)1и спустя время задержки элемента 7увеличение на единицу содержимого счетчика 4 и 5.После П импульсов с импульсного выхода компаратора 1 в суммато ре 12 сформировано число 40Импульс на входе триггера 3 формпруется только при нулевом содержимом счетчика 4.Пусть теперь сигнал Х 1(Ц начинает уменьшаться, т.е. ЬО,При этом И=О, Р 6=1, т,е. едицич-.45ный сигнал присутствует на первыхвходах элементов И второй группы 10.Импульс, формируемый теперь на импульсном выходе компаратора 1, поступает на второй импульсный выходблока б, вызывая вычитание из содержимого сумматора 12 числа 2 ( -1 +1,т.е. удвоенного содержимого реверсивного счетчика 5 и единицы младшего разряда, а также спустя времязадержки элемента 8 уменьшая содержимое реверсивных счетчиков 4 и 5на единицу,Таким образом, в ре.-"ерсивцом счетчике 4 всегда сформировано число пропорциональное сигналу Х, Н 1, а в сумматоре 12 согласно формуле (1) квадрат этого числа.Пусть, уменьшаясь, сигнал Хф ста. новится отрицательным, Заметим,что приЛ =О триггер 3 остается в нулевом состоянии, нуль записан также в счетчике 4 и в сумматоре 12, Импульс, возцикающий на импульсном выходе компаратора 1 при Х(Ц с Е , поступает ца первый и четвертый импульсные выходы блока 6, устанавливая триггер 3 (триггер знака) в единицу, до- Гавляя в сумматор 12 число 2 п -) +1, т.е. в данном случае единицу, и увели чивая на единицу содержимое счетчиков 4 и 5. Б дальнейшем работа квадратора протекает аналогично с учетом того, что прибавление числа в1 к содержимому сумматора 12 осуществляется в там случае, если Х 1(Я 1, убывает, а вычитание - когда ,(1) возрастает.Обобщая, можно сказать, что содержимое сумматора 12 увеличивается на 2 (и-) 1, если знаки Х,(1) и Ь Я совпадают, и уменьшается на это же число, если указанные знаки различны. Б счетчике 4 всегда содержится число, пропорционально абсолютной величине входного сигнала устройства, знак сигнала фиксируется триггером 3.Таким образом, изобретение позволяет получить простое быстродействующее устройство для возведения в квадрат числа - импульсного кода, работоспособное при отрицательном входном сигнале (когда число импульсов на шине входных отрицательных приращений превосходит число импульсов на входной шине положительных прирашений).Предлагаемый квадратор имеет следующие преимущества,Расширена область его применения за счет работоспособности как при положительном, так и при отрицательном входных сигналах, т.е. когда число входных импульсов по шине отрицательных приращений превосходит число импульсов по шине положительных приращений - входной сигнал может быть знакопеременньм, а также за счетрасширения простыми средствами динамического диапазона входного сигнала по уровню, поскольку число разрядов сумматора всего на единицубольше числа разрядов счетчика. Кроме того, достигнуто одинаково высокое быстродействие как при увеличении, так и при уменьшении входного сигнала - симметрия по длительности переходных процессов.