Устройство для измерения временных интервалов

(19) 01) В ВТОРСКОМУ СВ РЕМЕН 1 и ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРИТИИ ИСАНИЕ ИЗОБР(56) Авторское свидетельство СССРВ 1034009, кл, С 04 Р 10/04, 1980.(54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ВНЫХ ИНТЕРВАЛОВ(57) Изобретение относится к импульс"ной технике. Цель изобретения - повышение точности измерения. Устройствосодержит триггеры управления, двагенератора импульсов, фазовый дискриминатор, выполненный на триггере иформирователе, счетчики импульсов,регистры памяти, выходной регистр,логические элементы ИЛИ, НЕ и десятьэлементов И. Для повышения точностиизмерений в устройство дополнительновведены третий генератор импульсов,два дешифратора, третий и четвертыйсчетчики импульсов, два блока шинныхформирователей, шинный формировательадреса, второй коммутатор, блок управления, содержащий последовательносоединенные микропроцессор, регистр,дешифратор и последовательно соединенныепостоянное и оперативное запоминающие устройства. Работа устройства поясняется функциональной схемойв описании изобретения. 1 з,п. ф-лы, 1 1221Изобретение относится к импульсной технике.Целью изобретения является повышение точности устройства.На чертеже представлена функциональная схема предлагаемого устройства. Устройство для измерения временных интервалов содержит триггеры 1, 2 0 управления, генераторы 3, 4 импульсов, фазовый дискриминатор 5, состоящий из триггера 6 и формирователя 7, элементы ИЛИ 8, 9, счетчики 10, 11 импульсов, регистры 12, 13 памяти, блоки 14, 15 шинных формирователей, триггеры 16, 17 и 18, элементы 19, 20 коммутации, элементы 21, 22 и 23 задержки, элементы И 24, 25 и 26, генератор 27 импульсов, счетчик 28 импульсов, дешифраторы 29, 30, счетчик 31 адреса, шинный формирователь 32 адреса, элемент ИЛИ 33, элемент НЕ 34 элементы И 35-41, выходной регистр 42, блок 43 управления, состоящий из микропроцессора 44, регистра 45, дешифратора 46, постоянное запоминающее устройство (ПЗУ) 47, оперативное запоминающее устройство (ОЗУ) 48. Выход 1триггерачерез генератор 3 соединен с Р-входом триггера б, а выход триг 30 гера 2 через генератор 4 - со счетным входом триггера б, выход которого через формирователь 7 подключен к третьему входу элемента 19 коммутации, первый вход которого подклю- З 5 чен к прямому выходу триггера 17, инверсный выход которого подключен к второму входу элемента 19, четвертый выход которого связан с выходом элемента И 6, к выходу элемента 19 40 подключены последовательно соединенные три линии задержки 21, 22 и 23. Выход линии 21 соединен с элементами 25 и регистром 3, выход элемента 22 соединен с элементом 24 и вхо дом "Сброс" второго счетчика 11, выход элемента 23 подключен к входу сброса второго триггера 16, установочному входу третьего триггера 18 и входу сброса третьего счетчика 28, выходы которого соединены через дешифратор 29 с входом элемента ИЛИ 33, выходы которого связаны со счетныч входом четвертого счетчика 31, четвертым входом второго элемента ком мутации 20 и входом сброса шинного формирователя 32 адреса, выходы которого соединены с первым входом 637 ЪПЗУ 17, третьим выходом микропроцессора, первыми входами элементов И 35- 40, первым входом первого дешифратора 30, выходы которого связаны с входами коммутации первого блока 14 шинных формирователей, выходы которых связаны по шинеданных с вторым выходом микропроцессора, постоянным запоминающим и оперативным запоминающим устройствами и выходным регистром 42, выходы генераторов 3, 4 подключены соответственно к счетным входам счетчиков 10, 11, выходы которых соответственно связаны с первым и вторым шинными формирователями, входы установки и сброса первого триггера 17 подключены к выходам четвертого и пятого элементов И, вторые входы элементов И 35-40 подключены к выходу 8 блока управления и входу седьмого элемента И 41, выход которого подключен к входу сброса выходного регистра 42, третий выход устройства управления связан с элементом НЕ 34, третьим генератором 27, выход которого связан со счетным входом третьего счетчика 28, выходэлемента 34 подключен к второму вхо-ду второго коммутатора 20, первомувходу восьмого элемента 26, выходкоторого связан с вторыми входамиблоков постоянной 47 и оперативной 48памяти, выход второго коммутатора 20подключен к входу записи блока 48,выход первого и второго элементов И 3839 соединены соответственно с входами первого и второго элементов ИЛИ 8, 9 и входом сброса управляющих триггеров 1, 2, первый выход микропроцессора связан с регистром 45, выход которого связан с дешифратором 46, выход которого связан с выходами микропроцессора.Устройство работает следующим образомПеред началом измерения временных интервалов устройство запускается нарасчет величин сс, /з, , , ч 0 ко торые являются исходными данньии для расчета временного интервала, Для этого на блок 43 управления подаются сигналы "Сброс" и "Пуск". Сигнал "Пуск" восстанавливает сигнал "Готовность" микропроцессора 44 и он начинает считать программную информацию из ПЗУ 47, т.е. программу расчета исходных данных. Микропроцессор 44 в соответствии с программой, записанной в ПЗУ 47 по,магистрали адреса,выдает сигнал обращения для определения величин И и Р. Этим сигналом через элемент И 36 сбрасывается в "0" триггер 17, который через элемент 19 коммутации отключает выход фазового дискриминатора 5 от элементов задержки 21, 22, 23 и подключает на их вход элемент И 37. Следующий шаг обращения микропроцессора 44 дешифрируется на элементе И 39, входной сигнал которого через элементы ИЛИ 8 и 9 устанавливает в "1" триггеры 1 и 2 и одновременно запускает генераторы 3 и 4, периоды которых просчитываются соответственно счетчиками 10 и 11.После заполнения счетчиков 10 и 11 сигнал обращения (в соответствии с программой) микропроцессора 44 дешифрируется элементом И 38, выходным сигналом которого сбрасываются триггеры 1 и 2, и работа генераторов 3, 4 прекращается. Таким образом, в счетчике 10 записано число И периодов генератора 3, а в счетчике 11 число Р периодов генератора 4. Затем микропроцессор выдает команду обращения, которая дешифрируется на элементе И 37,и через элемент коммутации 19 проходит на элементы задержки 21, 22, 23. Триггер 16 установлен в "1" сигналом с элемента ИЛИ 8 одновременно с триггером 1 и продолжает находиться в единичном состоянии, тем самым разрешая работу элементов И 24, 25. Сигнал с выхода элемента задержки 21 непосредственно и через элемент И 25 переписывает содержание счетчиков 10 и 11 соответственно в регистры 12 и 13, а сигнал с элемента задержки 22 непосредственно и через элемент И 24 сбрасывает счетчики 10, 11. Сигнал с выхода элемента задержки 23 сбрасывает триггер 16 и устанавливает в "1" триггер 18, Выходной сигнал этого триггера поступает на микропроцессор 44 как сигнал "Захват", этим же сигналом с элемента задержки 23 сбрасывается счетчик 28. Получив сигнал "Захват" микропроцессор 44 прекращает выполнение программы, переводит первый и второй выходы блока 43 вы высокоимпедансное состояние и выдает сигнал "Подтверждение захвата". В этом состоянии возможен прямой доступ к ,ОЗУ 48 с возможностью записи в него информации, Сигнал "Подтверждение захвата" запускает генератор 27, ко 221637 4торый просчитывает счетчиком 28, идешифратор 29 формирует сдвинутыево времени импульсы для управлениязаписью в ОЗУ 48, этими импульсамипоследовательно (по 8 разрядов) подключаются выходы регистра 13 черезблок 15 к микропроцессору 44, этиже импульсы через элемент ИЛИ 33 подключают к микропроцессору 44 выходы 1 О счетчика 31 через шинный формирователь 32 и через элемент коммутации 20проходят на вход управления ОЗУ 48как сигналы "Запись". После окончания каждого импульса с дешифрато ра 29 состояние счетчика 31 увеличивается на "1", сброс счетчика 31 в"0" производится по выходу блокауправления, дешифрируемому на элементе И 40. Таким образом производит ся запись содержимого регистра 13в ряд последовательных ячеек ОЗУ 48,адрес этих ячеек формируется счетчиком 31 или формирователем 32. Последний импульс с дешифратора 29 сбрасы вает триггер 18, сигнал "Захват"снимается, микропроцессор 44 продолжает работать по программе ПЗУ 47,сигнал "Подтверждение захвата" тожеснимается, и генератор 27 прекращает работу. К этому времени число Изаписано в регистр 12, а число Р переписано в ОЗУ 48, микропроцессорпродолжает работу, рассчитывая Мпо формулеЗ 5 Т = (1+,)Т (1)где Т - период первого генератора 3,Т - период второго генераторра 4;40 О - дробная часть коэффициентапропорциональности,аи с 1 - по Аормулец, (2)где- частьфпериода Т, первого45генератора, на которую перемещается фаза генератора 4за интервал времени междудвумя совпадениями фаз генераторов,о - количество полных периодовгенератора 4 от одного момента совпадения фаз от двухгенераторов до второго момента.55и- по формулеуглубление переднего фронта генератора 4 за передний фронт генератора 3 в единицах Т, формуле (3), при этом число И для формулы (1) 5 читается в микропроцессор 44 по сигналу обращения, дешифрируемому дешифратором 30. Последовательно .(по 8 разрядов) с регистра 12 через блок 14 по выходу второго блока 43 число Р 10 читается из ячеек ОЗУ 48, результаты вычисления записываются в ячейки ОЗУ 48. На этом подготовительный этап закончен. Устройство переходит на программу измерения временных ин тервалов, для чего устанавливается в "1" триггер 17 по сигналу с элемента И 35, и элемент 19 подключает к элементам задержки 21, 22, 23 выход фазового дискриминатора 5. Сигнал, 20 соответствующий началу измеряемого интервала проходит через элемент ИЛИ 8 и устанавливает в "1" триггеры 1 и 16. Триггер 1 запускает генератор 3. Сигнал, соответствующий задне му фронту измеряемого временного интервала, через элемент ИЛИ 9 устанавливает в "1" триггер 2, который в свою очередь запускает генератор 4. Триггер 6 фазового дискриминатора 5 30 постоянно анализирует положение переднего фронта генератора 4 по отношению к положительной полуволне ге-. нератора 3; как только передний фронт 9 9 генератора 4 попадает под действие 35 положительной полуволны генератора 3, триггер 6 устанавливается в "1", а формирователь 7 формирует импульс, соответствующий моменту изменения разности фаз двух генераторов. При 40 этом в счетчике 10 записывается число периодов генератора 3, равное К, а в счетчике 11 - число и периодов генератора 4. Первый импульс, соответствующий совпадению фаз, проходит 45 через элемент 19 и элемент задержки 21. Сигнал с выхода элемента за" держки 21 проходит через элемент И 25 (так как триггер 16 находится в единичном состоянии), поступает на синхронизирующий вход регистра 12, и число К из счетчика 10 переписывается в регистр 12, а сигналом непосредственно с элемента задержки 21 число и из счетчика 11 - в регистр 13. Сигналом с элемента задержки 22 счетчики 10 и 11 сбрасываются в "0". Сигнал с элемента задержки"23 сбрасывает триггер 16, запрещает элементы и 4, 25, и прекращается дальнейшая запись в регистр 12, этот регистр на протяжении всего расчета хранит число К, Тем же сигналом с элемента задержки 23 устанавливается в "1" триггер 18, который выдает микропроцессору 44 сигнал "Захват". По этому сигналу микропроцессор 44 останавливаетвыполнение программы и "освобождает" первый и второй выходы блока 43, кроме того, выдает сигнал "Подтверждение захвата". По этому сигналу запускается генератор 27, который спомощью счетчика 28 и дешифратора 29 формирует серию сдвинутых импульсов.Первым импульсом этой серии к магистрали данных через блок 15 подключается первый байт (8 разрядов) регистра 13, а первый выход блока 43 черезшинный формирователь 32 подключаетсчетчик 31, кроме того, этот сигнал,через элемент ИЛИ 33 и элемент коммутации 20 поступает на ОЗУ 48 как сигнал записи. Таким образом производится запись в ОЗУ 48 первых восьми разрядов числа К по адресу, формируемому на счетчике 31. По заднему фронту каждого импульса с дешифратора 12 содержимое счетчика 31 увеличивается на "1". Таким образом, следующий сдвинутый импульс с дешифратора 29 записывает следующий байтчисла и в следующую по порядку ячейку ОЗУ 18. Когда все число и записано в оперативную память блока 43, последний импульс с дешифратора 29 сбрасывает триггер 18, который сни-. мает сигнал "Захват" с микропроцессора 44, снимается сигнал "Подтверждение захвата" и генератор 27 прекращает работу. Микропроцессор 44, имея число К в регистре 12, содержимое которого он "читает", обращаясь к нему с помощью дешифратора 30 и блока 14, и число и в ячейках ОЗУ 48, производит первый расчет длительности искомого временного интервала.Полученный результат первого шага вычисления выдается через регистр 42 на выход устройства. После первого срабатывания фазового дискриминатора 5 происходит ряд последующих его срабатываний, с каждым срабатыванием происходит запись в ОЗУ 8 количества периодов в интервале, т.е. чисел с 1 или 0-1, так же, как описано,в последовательные ячейки памяти.Микропроцессор 44 по программе, записанной в ПЗУ 47, анализирует количество периодов в интервалах, нахоч ч 115 дит ближаищий укороченный интер- в ал и производит уточнение результата. Полученный результат на этом шаге уточнения также выдается на выход устройства через регистр 42. Пос ле этого шага уточнения микропроцессор 44 производит группировку запи-. санных интервалов в циклы, находит 11 ч 11укороченныи цикл, после этого производит третье уточнение результата. 15 Полученный результат на этом шаге уточнения также выдается на выход устройства через регистр 42. Таких уточнений по группам периодов может быть столько, сколько требуется для 20 получения необходимой точности. После получения окончательного результата микропроцессор 44 обращается к внешнему устройству, дешифрируемому элементом И 38, сигнал с этого эле мента И сбрасывает триггеры 1 и 2 и останавливает генераторы 3 и 4,этим заканчивается измерительный процесс.Формула изобретения301. Устройство для измерения временных интервалов, содержащее триггеры управления, первые входы которых соединены соответственно с выходами первого и второго элементов ИЛИ, выходы первого и второго триггеров управления подключены соответственно через первый и второй генераторы импульсов к первому и второму входам фазового дискриминатора и счетным входам первого и второго счетчиков импульсов, первый и второй регистры памяти, выходной регистр, первый элемент коммутации, три триггера, десять элементов И, третий элемент ИЛИ, элемент НЕ, ол и ч а ю щ е е с я тем, что, с целью повышения точности, в него введены третий генератор импульсов, два дешифратора, третий и четвертый счетчики импульсов, первый и второй блоки шинных формирователей, шинный формирователь адреса, второй элемент коммутации, блок управления, причем первый выход блока управления подключен к первым входам 55 первого, второго, третьего, четвертого, пятого, шестого, седьмого элементов И, к первому входу первого дешифратора и к выходам шинного формирователя адреса, второй выход блока управления подключен к выходам первого и второго блоков шинных формирователей, третий выход блока управления подключен к входу третьего генератора импульсов, первому входу второгоэлемента коммутации и через элемент НЕ - к второму входу второго элемента коммутации и первому входу восьмого элемента И, четвертый выход блока управления соединен с вторым входом восьмого элемента И, пятый выход блока управления, соединен с третьим входом второго элемента ком- . мутации, шестой выход блока управления подключен к второму входу седьмого элемента .И, выход которого подключен к первому входу выходного регистра, второй вход которого подключен к седьмому выходу блока управления, восьмой выход которого соединен с вторыми входами первого, второго, третьего, четвертого, пятого, шестого элементов И, девятый выход блока управления подключен к второму входу первого дешифратора, выходы ,первого дешифратора подключены к синхровходам первого блока шинных формирователей, входы записи которого соединены через первый регистр памяти с выходами первого счетчика импульсов, вход сбррса которого подключен к выходу девятого элемента И, первый вход которого подключен квыходу второго элемента задержки и входу сброса второго счетчика импульсов, выходы которого через второй регистр памяти подключены к входам записи второго блока шинных формирователей, синхровходы которого подключены к 1выходам второго дешифратора и через третий элемент ИЛИ - к четвертому входу второго элемента коммутации, синхровходу шинного формирователя адреса, счетному входу четвертого счетчика импульсов, выходы которого подключены к входам записи шинногоформирователя адреса, а вход сброса соединен с выходом третьего элемента И, входы второго дешифратора соединены с выходами третьего счетчика импульсов, счетный вход которого подключен к выходу третьего генератора импульсов, а вход сброса соеди. нен с входом сброса второго триггера, с установочным входом третьеготриггера и с выходом третьего элемента задержки, второй выход второгодешифратора соединен с входом сбросатретьего триггера, выход которогоподключен к первому входу блока управления, второй вход которого соединен с выходом второго элемента И,а его третий вход соединен с выходом второго элемента коммутации, приэтом выход первого элемента И соединен с входами первого и второго элементов ИЛИ, выход второго элемента И соединен с входами сброса триггеров управления, выход первогоэлемента ИЛИ соединен с установочнымвходом второго триггера, выходы четвертого и пятого элементов И соединены через первый. триггер с первыми вторым входами первого элементакоммутации, третий вход которогосоединен с выходом фазового дискриминатора, четвертый вход соединен свыходом шестого элемента И, а выходподключен через первый элемент задержки к синхровходу второго регистра памяти, к входу второго элементазадержки и к первому входу десятогоэлемента И, второй вход которогосоединен с выходом второго триггера,а выход соединен с синхровходом первого регистра памяти, второй входдевятого элемента И соединен с выходом второго триггера, выход второго элемента задержки соединен с входомтретьего элемента задержки.2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блох управления содержит последовательно сое"диненные микропроцессор, регистр,дешифратор и последовательно,соединенные постоянное запоминающее уст О ройство и оперативное запоминающееустройство, причем третий выход микропроцессора соединен с первым входом,постоянного запоминающего устройства, вход сброса которого соединенс входом сброса оперативного запоми"нающего устройства и является вторым входом блока, третий выход микропроцессора является первым выходомблока, второй выход микропроцессора 20 является вторым выходом блока, четвертый выход микропроцессора являетсятретьим выходом блока, пятый выходмикропроцессора является восьмым ишестым выходами блока, шестой выход 25 микропроцессора является девятым выходом блока, седьмой выход микропро"цессора является четвертым выходомблока, восьмой выход микропроцессораявляется пятым выходом блока, первыйвыход микропроцессора соединен сосчетным входом регистра, а второйвыход - с вторым входом регистра, выход которого соединен через дешифратор сшестым выходом микропроцессора..Кадар Корректор ФПатай Редак 1 выдк 54 Тираж 398 ПодНИИПИ Государственного комитета ССС по, делам изобретений и открытий 113035, Москва, Ж, Раушская на аказ 16 исное д. 4/5 лиал ППП "Патент", г. Ужгород, ул. Проектная,.