Устройство для записи информации в мдп динамический матричный накопитель

(54)(57) УСТРОЙСТВО ДЛЯ ЗАПИСИ И 11 ФОРМАЦИИ В МДП-ДИНА 1 Ид 1 ЕСКИй МАТРИЧИ.1 ЙНАКОПИТЕЛЪ, содержащее первый и второй ключевые транзисторы записи, четыре буферных транзистора записи, затворы первого и четвертого буферныхтранзисторов записи являются прямыминформационным входом устройства, азатворы второго и третьего буферньгхтранзисторов записи являются инверсным информационным входом устройства,стоки второго и четвертого буферныхтранзисторов записи соединены с общейшиной исток второго и сток первогобуферных транзисторов записи, истокчетвертого и сток третьего буферныхтранзисторов записи соединены с первой и второй шинами записи соответственно, затворы ключевых транзисторовзаписи являются входом разрешениязаписи устройства, первая и втораяшины записи подключены к. стокам пер- твого и второго ключевых транзисторов д(21) (22) (46) щения его надежности эа сч г увеличения амплитуды выходного си нала, оно содержит конденсатор и транзисторы установки напряжения включения заряда конденсатора, удержания заряда конденсатора, сброса напряжения включения, стокитранзисторов установки ддапряжеддиявключения и заряда конденсатора соединень; с шддной литания, истоки транэист,:дов удержания заряда кон",ен"атоЯ ра и сороса напряжеддия включеддддя сое- щ динены с общей шиной, исток транзистора установки напряжения включения соединен с первой обклапкой конденса" (ффффф тора, стоком транзистора сброса ддгпрдд-.жения вклдочеддия и стоками псрвого итретьего буферных траддзддсторов записи, исток транзистора заряда конденсатора соединен с второй обкладкой конденсаг тора и стокод заряда конден торов установ заряда конден ния включения денсатора явл Гранэстосатора, эа ки напряже ра удержанддя творьд транзи ия включенд оса напряжеия заряда кондм, вторым,тора, удерж тся пе СУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ ЯО 109122 7/00аписи соответственно, истоки которьгх вляются первым и вторым выходами устойстиа соответственно, о т л и ч а щ е е с я тем, что, с целью иовытьим и четвертым управляющими устройства соответственноБследст 1 зие чего в элеье 1 т памяти зал.1"сьпзается заряд 1 алой веззичпь, что требует элемент памяти большой плсцади. 1 10912Изобретение относится к вычислительной технике, а более конкретно кустройству записи информации в ЩПдинамический матричный накопитель,которое может быть использовано винтегральном полупроводниковом динамическом запоминающем устройстве с произвольной выборк й данных.Известно устро.".тво для записи информации, содержаще выходной буфери ключи записи, выполненные на транзисторах дополняющего типа проводимости Г 1,Недостатком известного устроцстваявляется сложность технологическогопроцесса его изготовления из-за использования транзисторов дополнякщего типа проводимости. Кроме того, педостатком является малая амплитудасигнала на его выходах (не превышаощая напряжение источника питания),вследствие чего в элементы памятизаписывается заряд малой величины,что требует элемент памяти большойплощади25Наиболее близким техническим решением к,предлагаемому является устройство для записи информации в КДПдинамический матричныи накопитель,вьйолненное на транзисторах одного30тяпа проводимости и содержащее первыеи вторые ключевые транзисторы записии четыре буферных транзистора записи,У которых исток первого бу 11 ернсгс.ранзцстора записи соединен со стоком второго и с первси шинои записи,и О 35исток третьего буферного транзисторазаписи соединен со стоком четвертогои с второй шиной записи, Затворы первого и четвертого буферных транзисторов записи образуют прямой информацЧ 1-онный вход устройства, затворы второго и третьего буферных транзисторовзаписи образуют его инверсный информационный вход. Истоки второго и четьертого буферных транзисторов записи45соединены с общей шиной, стоки пер. вого и третьего буферных транзисторов записи соединены с шиной питания,Шины записи соединены со стоками соответственно первьгх и вторых ключе Овых транзисторов записи, затворы которых попарно объединены и образуютвходы разрешения записи устройства.срФФ ., а истоки каждойЧпары ключевых транзисторов записи об 55разуют перзуеО втозую, з-ю р и-юпары выходов устройства записи, Причем в каждой паре выходов исток 11 ерного ключевого транзистора записиобразует прямой, а исток второго ключевого транзистора записи - инверсный выход устройства 23,При работе устройства на одном изего информационных входов уста-.авливается зысский уровень напряжения иподается высокий уровень сднсгс иэсигналов разрешения записи ф. Брезультате через открывшиеся бу 11 ерныетранзисторы записи, на затворы которых подан высокий уровень напряжения,и через открытую пару ключевых транзисторов записи, на затворы которыхподан высокий уровень сигнала разрешения записи Ф 1 на выходах -й парыкло 1 евых транзистсрсз записи ус гаавливается на одном зысский уровень напряжения Ч" , разныи напряжению питания Е, на другом - 11 изк 1111 уровень";,онапряжения Ч" =С, 1 три этом в сл;чаезаписи " (высокий уровень напряжения подан на прямой информационныйвход устройства) на прямом выходе будет устансзлен высокий уровеньпа инверсном - низкий уровеньа при записи "О" - наоборот.Вьходы устройства разрядными шинами соединены с ходами элементов памяти накспителя. Информационный сигнал Ч" или 7 " записываетсл г, один из элементов памяти и хранит:я в нем1 виде и,фсрмациснногс заряда Д г,величина которого равна12гце С 1 - емкость элемента памяти;Ь П - амплитуда записываемсгс в элемент памяти сигнала : выхода блока записи.,,о3 случае прототипа ДП=Ч" -11:=Е.Увеличение амплитуды записываемогов элемент памяти сигнала в ссстветствии с (1) обеспечивает прц неизменнойвеличине емкости С 1 большую величинухранимого ь элемептс памяти заряда,чтоувеличивает надежность хранезияинформации либо при неизменной еличине хранимого заряда .-.сзвсляет уве -личить степень интеграции устройства 1 утем уменьшения раэмерс.": екости элемента памяти,Недостатком данного устройствацля записи являетсл малая а 1;л:.и ч 1 асигнала па его выходах (пе зревьшаюБ 1 я наГц)яжение истсч:1 ика п 1 та:ц 1), 3 10912Цель изобретения - повышение надежности устройства за счет увеличения амплитуды выходного сигнала.Поставленная цель достигается тем, что в устройство для записи информации в ЩП-динамический матричный накопитель, содержащее первый ц второй ключевые транзисторы записи, четыре буферных транзистора записи, затворы первого и четвертага буферных тран 10 зисторав записи являются прямым информационным входом устройства, а затворы второго и третьего буферных транзисторов записи являются инверсным информационным входам устройства,15 стоки второго и четвертого буферных транзисторов записи соединены с общей шиной, исток второго и сток первого буферных транзисторов записи соединены с первой шиной записи, а исток20 четвертого и сток третьего буферных транзисторов записи соединены с второй шиной записи, затворы первых и вторых ключевых транзисторов записи попарно объедитнептт и являются входам25 разрешения записи устройства, первая и вторая шины записи пэдключтены к стокам соответственна первого и второго ключевых транзисторов записи, истоки которых являются первым пт вта 30 рым выходами устройства соответствен- - но, введены конденсатор и транзисторы установки напряжения включения заряда конденсатора, удержания заряда конденсатора, сброса напряжения включения, причем стоки транзисторов 35 установки напряжения включения и заряда конденсатора соединены с шиной питания, истоки транзисторов удержания заряда конденсатора и сброса нат 10 пряжения включения соединены с общеи шиной, исток транзистора установки напряжения включения соединен с первой обкладкой конденсатора, стоком транзистора сброса напряжения включения и стоками первого и третьего45 буферных транзисторов записи, исток транзистора заряда конденсатора соединен с второй обкладкой конденсатора и стоком транзистора удержания заряда конденсатора, затворы транзис торов установки напряжения включения заряца конденсатора, сброса напряжения включения и удержания заряда конденсатора являются первым, вторим, третьим и четвертым управляющими 55 входами устройства соответственно,Па фиг, 1 приведена схема гредлагаемого устройства; ца фиг, 2 - вре 22меные диаграммы, поясняющие его рабат",устройство для записи информации в Мт 1 Г-дцнамичтескцй матричный накопителт 1.тцг, 1 ), содержит четыре буфер - ньтх транзистора записи, у которых исток паттвога буферного транзистора 1 саеттц пеп са стоком второго буферного транзистора 2 и с первой шиной записи, исток третьего буферного транзистора 3 соединен со стоком четвертого буферного транзистора 4 и с второй шиной записи, Затворы первого и четвертого буферных транзисторов образуют прямой информационный вход устройства 5, затварьт второго и третьего буферных транзисторов образуют ега цньерсный ицфГ) рмлттттацнетгйт Вход 6 . 11 с токи Б тораго и четвертага буферных транзисторов соединены с обшей шиной. Первая и вторая зли;ы записи соединены со стоками соответственно первых 7 и вторых 8 т(лктчсвых транзистартлв злгцсц, затворы которых пацлрна объединены ц образуют входы разрешения записи устройства Ф 1 Ф 3фп, а истоки каждой пары ключевых транзисторов записи образую( первую, вторую. 1-ю, ,и-ю плры вь;ходов устройства записи. 11 рнчем в . а".";ай каре шкадов исток первого к.;точевога транзистора злпцсн об - разуе. прямой 9, а исток гтарого ключсва. о трлнцстарл злписц - ицверсцыц 10 вьв(ап ("стройстве.Стактт. первс. а ц третьего буферныхтрлцзпс.аров записи саедццены с первой обкладкой кац;тецслтара 1, истокам транзистора 12 чстацавкц напряжения тзт(лючения и стет:ом трлпзцстора 13 сброса т;лпряжеццгкл: т.ент;я. Нижняя обкладка конденсат( рл соединена с истокам транзнсторл 1 т заряда кандепслтарл и стоком транзцстагтл 15 удержлния заряда конденсатора, Стоки трлнзистарав 12 и 14 соединены с. источникам питания, истоки транзисторов 13 и 15 саедццсны с обшей шиной. Затворы транзисторов 12-15 образуют соответственно первый Ф 1, второй Ф 2, третий ФЗ и четвертый 4 управляющие входы устройства.ттредпагаемое,тустройства для записи предплзначетно цля,ЯП-динамического матричного накопителя, пазтамт ега ра- бату рассмотрим во взаимодействии с элементамц памяти накопителя. Временные диаграммы, поясняющие работу устройства для записи, приведены ца фиг. 2, 1091222В накопителе выходы элементов па-мяти соединены по столбцам разрядными шинами, которые поочередно соецинены с 11 рямыми и инверсными выходамиустройства цля записи, таким образом,что каждая паря вь 5 ходсв устрсйствадля записи соединена с соответствующей парой разрядных ши 51.,В исходном состоянии на всех входах разрешения записи установлены низ 1 Окие уровни напряжения сигналовФуФуфр, поэтому всепары кл 5 очевых транзисторов записи находятся в выключенном состоянии, Науправляющих входах устройства Ф 1 и 5Ф 2 установлены низкие уровни напряжения, на входах Ф 3 и Ф 4 - высокиеуровни напряжения. На пр 51 мом и инверсном информационных входах устройстваустацовле 1 ы низкие уровни напряжения,;Опоэтому все транзисторы записи находятся в закрытом состоянии. Транзисторы установки напряжения включения изаряда конденсаторов также находятсяв закрытом состоянии, транзисторы 25удержания заряда конденсатора и сброса напряжения включения находятся воткрытом состоянии, поэтому на обоихОбкладках коцд-: нсн сра установленын",1 зкие урсвци на в ряжения1 лВ н.лале раб. "1-о интервала в мсмеГ Врсме."и д 1 г:с.твсрыи парык 51 очевь 1 х тО,энзист:сов записи псдает -С 55 в Всский уровень напряжения сигца -ла зягьиси ф;5 . Н" всех остальных,сБхОД я", 1 оязреше 1 ия 3 яписи пОДДержив яет я низкий уровень напряжения. Вре 3 у 1 ц.,тат - через оГчвывп 1 ие ся кл 1 очевыетранзисторы записи к первой и второйшинам записи оказывая Гся подключеннойсоответствующая паря разрядных шинматричного накопителя. При .этом запись информации может быть проведенав любой из элементов памяти, соединенных с одной из этих двух разрядныхшин. Для записи инфср 1 ации в опрецеленный элемент памяти это- элементпамят 11 находи Гся 550 Включенном ссстсянии и его емкость С, псдкл 1 очена ксоответствующей разояцной шине, Для,50опре 1,е.1 ецности предположи, что воРВКЛ 1;.ЦЕННО;.ч СО ГО 5 ЦИИ НПХОДИ ГСЯ ЭЛЕ -мент памяти соедицецнь 1 й с разряднойшиной, соециненцос прямьи Гц;1 хо 51 омустройства записи.53Б этот же моме,т времени снимаетя вьн окий уровень сигнала ФЗ, в результате чего транзц тор сброса напряжения Включения церехсдцт в закрыГое состояние и на один из ино 5 срмациоцных Входов устройства подаетсяВысокий уровень напряжения, Допустим,высокий уровень напрядкения подаетсяна прямой информационный вход, чтосоответствует записи "1".р 51 этомпервый иетвертый. буферные транзисторы записи переходят в открытое состояние, а второй и третий буферные,транзисторы записи сстаются закрытыми,В результате емкость первой шинызаписи Со 51, емкость соответствующейчисловой шины СШ и емкость С 5- элемента памяти, в которой будет производиться запись информации, сбразуотсуммарную емкость нагрузки СН.1 няпрямом вьГхс 51 е устоойс "ва (С 11 = "++Сш + С 1) . котоРа-:,:чеРез пеРвь 51 бУфеРнь 1 ц транзистор записи оказывается подкл 1 оченной к верхней обкладке кон,-енсатора. Емкость второй шины записи С о 5и емкость другой числовой шины Сдобразу 1 от суммарную емкость нагрузкиСНд ца ицвеРС 11 ом выхоДе УстРойства(СН =: С 1 н + Сш), которая через четРвертый буферный транзистор записи оказывается подключенной к общей 1 дице ина ней устанавпивается нулевой уроВень няпряже 1 И 51 ц ": 5В следующий момен Г времени " Подается высокий уровень сигнала Ф 1,ри этом транзистор установки налр 51 жеция включения открывая Гся и веохняябкладкя конденсатора начинает заряжаться дс высокого уровня няпряжния,Поскольку первый буферный транзисторзаписи находится в открытом состоянии,суммарная емкость нагрузки С , на пряМОМ ВЫХОЦЕ УСТРОйСГВЯ Зациев таКЖЕначинает заряжаться дс зысскогс уровня напряжения,Нижняя обкладка конденсатора черезсткрыть 1 й транзистор уддржания заряда ко 51 денсатсра подключена к обдьей шине к ня 11 ей удерживаетс 51 низкий уровень напряжения, Б момент Времени с, когда напряжение на верхней сбк. в .яцте конденсатора и на емкости цаг.;узки Сц, достигает величины, близкси к цацряжецию питания, снимаются высокие уровни сигналов Ф 1 и ФА и подается ысокий уровень сигнала Ф 2, Транзисторы установки напряжения включения ц поддержания заряда кондецса.ора переходят в закрытое состояние, а трацзис 1 ср заряда конденсатора Открывается в результате нижняя обкладка кс 51 цецс 1 тсра заряжается цо высокого уровня напряЖЕНИ 51При этом напряжение на верхней обкладке конденсатора и подключенной к ней через открытый первый буферный транзистор записи емкости нагрузкис" Сн возрастает до величины Ч , превосходящей напря ",ние питания, и устанавливается в соответствующем элементе памяти, в который производится запись информации. После окончания 1 О записи на емкости Сл элемента памяти оказывается записанным уровень напряжения Ч , превосходящий напряжение источника питания.При записи информации в один из элементов памяти, подключенный к ин версному выходу устройства, эта. же информация, соответствующая высокому уровню напряжения на прямом информационном входе (запись "1"), будет за 20 писана в инверсном виде, т,е. в виденизкого уровня напряжения, котороеустанавливается на инверсном выходе устройства. В этот случае после окончания записи на емкости С элемента памяти будет записан низкий уровеньо"напряжения Чд =О. 25 Запись "0" (высокий уровень напряжения подается на инверсный информационный вход устройства записипроизводится аналогичным образом. При ЗО этом в соответствующий элемент памяти,Увеличение степени интеграции получаемое от применения предлагаемого подключенный к прямому или инверсному выходу устройства, информационный сигнал будет записан в виде уровня напряжения, противоположного уровню35 .напряжения, записываемому в этот эле-. мент памяти при записи "1".После окончания записи устройство для записи приводится в исходное состояние, Для этого в момент 4 на40 всех входах разрешения записи устацавливается низкий уровень напряжения, снимается высокий уровень сигнала Ф 2 и информационного сигнала и подаются высокие уровни сигналов ФЗ45 и Ф 4. При этом все элементы устройства для записи устанавливаются в исходное состояние, предшествующее следующему циклу записи информации.Таким образом, предлагаемое устройство позволяет записать в элемент памяти сигнал с амплитудой, превьппающей напряжение источника питания, В случае прототипа величина записываемого в элемент памяти сигнала не1 превышает напряжение источника. питания. устройства в запоминающем устройстве1по сравнению с прототипом или базовымобъектом, который реализован в микросхеме К 565 РУЗ, можно оценить следующим образом.Информационный сигнал Ч" цли Ч"записанный в элемент памяти, хранитсяна его емкости С и в виде заРЯда дс 1,величина которого определяется выражением (1)1д 1 =-С11 =Ч Ч":Ч"Выражение для Ч" определяетсяиз первого закона Кирхгофа для после-.довательно включенных емкостей Си Сц,Б где С 6 - емкость конденсатора 11.Для расчета возьмем типовые значения емкостейСп = 0,05 пФ;Сш = 0,8 пФ;Сш = 3,0 пф,Емкость С возьмем равной 6 пФ.Подствляч знак и с"сог" зполучаем Чф = 1,6 ЕТаким образом, предлагаемый вариант устройства для записи обеспечивает в соответствии с (2) величину хранимого в элементе гамяти заряда в1,6 раза больше, чем в случае прототипа или базового объекта, В соответствии с (1) это означает, что предла-.гаемое устройство записи позволяетв 1,6 раза уменьшить емкость Сп элемента памяти без изменения хранимогов нем заряда. Емкость элемента памятизанимает около половины его площади,В свою очередь элементы памяти накопителя занимают 60-10/ площади запоминающего устройства, частью которого он является.Применение предлагаемого устройства для записи в запоминающем устройс,ве позволяет на 207 уменьшить занимаемую площадь. на кристалле, Это означает, что с каждой из кремниевых платин, на которых получают кристаллы зпоминающего устройства, при одних итех же затратах будет получено кристаллов на 207 больше, т,е, на 207. будет снижена себестоимость.Кроме увеличения степени интеграции достигнутый технический эффект -увеличение амплитуды записываемого в309222 аз 3087/48 Гираж 575 Подписное ц ШВ щца Филиал ППП "Патеит", г, Ужгород, ул,Проектная,элемент памяти сигнала - можно использовать в соответствии с (1) при неизменной емкости С д для увеличения хранимого в элементе памяти заряда, чтоувеличивает надежность хранения инФормации,